惠州学院计算机组成原理复习.docx
《惠州学院计算机组成原理复习.docx》由会员分享，可在线阅读，更多相关《惠州学院计算机组成原理复习.docx（30页珍藏版）》请在冰豆网上搜索。
惠州学院计算机组成原理复习
《计算机组成原理》复习
了解：
指对事物有初步的认识，包括对概念、常识的必要记忆，但不要求清楚明白其内在规律或工作原理。
理解：
指对事物有比较深入地认识，不仅包括对概念、常识的记忆，而且要求清楚明白其内在规律或工作原理，并能用自己的言语加以陈述说明。
掌握：
指对事物理解的基础上，能够对所学知识加以运用。
第一章计算机系统概论
1.1计算机的分类
了解计算机的分类方法。
电子计算机：
电子模拟计算机（01表示数据），电子数字计算机（电压表示数据）。
数字计算机：
专用计算机，通用计算机。
通用计算机：
超级计算机，大型机，服务器，工作站，微型机，单片机。
1.2计算机的发展简史
了解计算机的发展简史
电子管计算机（数据处理机）==>晶体管计算机（工业控制机）==>中小规模集成电路计算机（小型计算机）==>大规模和超大规模集成电路计算机（微型计算机）==>巨大规模集成电路计算机（单片计算机）
1.3计算机的硬件
1）理解计算机硬件的组成要素（图1.2）
控制器：
人的大脑的操作控制功能运算器：
人的大脑的计算功能存储器：
人的大脑记忆功能输入设备：
交互接口，笔输出设备：
交互接口，纸
2）理解程序、指令的概念。
以及存储程序和程序控制的概念。
每一个基本操作就叫做一条指令，解决问题的一串指令序列就是程序。
将指令序列存放到存储器中成为存储程序，而控制器依据存储的程序来控制全机协调地完成计算任务叫做程序控制。
1.4计算机的软件
1）掌握系统软件和应用软件的概念
系统程序用于简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。
（有服务性程序，语言程序，操作系统，数据库管理系统）
应用程序是用户利用计算机来解决某问题而编制的程序。
2）理解软件的发展演变
机器语言：
手编程序，目的程序==>汇编语言：
汇编程序==>算法语言：
源程序（需编译系统或解释系统）==>操作系统==>数据库管理系统
1.5计算机系统的层次结构
了解计算机系统的层次结构（图1.7）
微程序设计级（或逻辑电路级）：
直接由硬件执行==>一般机器级：
源程序==>操作系统级：
操作系统==>汇编语言级：
汇编语言==>高级语言级：
编译程序
第二章运算方法和运算器
2.1数据与文字的表示方法
1）掌握定点数、浮点数的表示方法（例1、例2）*
定点数表示方式：
0、1分别表示正负，最左边的是符号位。
浮点数表示方式：
N=
，32位（S+8位E+23位M），阶码代表范围，位数代表精度，64位（S+11位E+52位M），偏移值分别为127和1023，小数点位置不固定
2）掌握数的机器码的原码、反码、补码表示方法（例3、4、5）*
原码：
符号位+绝对值
补码：
正整数的原码、补码、反码相同；负整数则要取反加一。
移码：
[e]移=
（e为真值）
3）理解字符和字符串的表示方法
字符表示方法：
二进制的七位的IRA码，即ASCII码。
4）掌握奇偶校验的原理和方法
奇校验：
，当出现奇数个1时，C=0。
2.2定点加法、减法运算
1）掌握定点补码加法和减法的运算方法*
补码加法：
[x]补+[y]补=[x+y]补
补码减法：
[x-y]补=[x]补-[y]补=[x]补+[-y]补
2）掌握运算益处概念以及检测方法*
溢出：
运算中出现大于字长绝对值的现象。
检测方法：
双符号位法（变形补码），单符号位法
3）理解基本二进制加法/减法器电路的工作原理及其特点
减法时为[A]补+[-B]补；Si=Ai
Bi
Ci;
Ci+1=AiBi+BiCi+CiAi=AiBi+（Ai+Bi）Ci;
N位加法器延迟时间ta=2nT+9T（T为单位门延迟）
2.3定点乘法运算
1）了解不带符号阵列乘法器的算法和逻辑图
2）理解对2求补电路工作原理及带符号阵列乘法器的组成逻辑图。
原理：
算前求补==>乘法器==>算后求补
2.4定点除法运算
1）了解原码除法算法原理和并行除法器的算法和逻辑图
第三章内部存储器
3.1存储器概述
1）了解存储器的分类
按存储介质分类：
磁表面/半导体存储器按存取方式分类：
随机/顺序存取（磁带）按读写功能分类：
ROM，RAMRAM：
双极型/MOSROM：
MROM/PROM/EPROM/EEPROM按信息的可保存性分类：
永久性和非永久性的按存储器系统中的作用分类：
主/辅/缓/控
2）理解存储器的分级结构
高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。
主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。
外存储器简称外存，它是大容量辅助存储器。
3）掌握主存储器的技术指标*
存储容量：
一个存储器中可以容纳的存储单元总数。
存储容量越大，能存储的信息就越多。
存取时间（存储器访问时间）：
指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。
通常取写操作时间等于读操作时间，故称为存储器存取时间。
存储周期：
指连续启动两次读操作所需间隔的最小时间。
通常，存储周期略大于存取时间，其时间单位为ns。
存储器带宽：
单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。
3.2SRAM存储器
1）掌握SRAM存储器的存储特性*
存储元为锁存器，有三组信号线（地址线，数据线，控制线）
2）理解基本SRAM的逻辑结构
双译码方式，存储体，地址译码器，读与写的互锁逻辑
3）了解SRAM的读/写周期波形图（时序图）
3.3DRAM存储器
1）掌握DRAM存储器的存储特性*
SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。
而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路
2）理解DRAM芯片的逻辑结构
3）理解DRAM刷新技术
集中式刷新:
DRAM的所有行在每一个刷新周期中都被刷新。
分散式刷新:
每一行的刷新插入到正常的读/写周期之中。
4）掌握存储器容量的扩展
字长位数扩展，子存储容量扩展，存储器模块条
3.4只读存储器和闪速存储器
了解常见只读存储器的种类及其特性
掩模ROM：
掩模ROM实际上是一个存储内容固定的ROM，由生产厂家提供产品。
可编程ROM：
用户后写入内容，有些可以多次写入。
一次性编程的PROM，多次编程的EPROM和E2PROM
3.5并行存储器
1）了解双端口存储器的特性
双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。
由于进行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。
2）理解多模交叉存储器的编址特点及其特性
一个由若干个模块组成的主存储器是线性编址的。
这些地址在各模块中如何安排，有两种方式：
一种是顺序方式，一种是交叉方式
顺序方式：
某个模块进行存取时，其他模块不工作，优点是某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。
缺点是各模块串行工作，存储器的带宽受到了限制。
交叉方式：
连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。
优点是对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。
使用场合为成批数据读取。
3.6Cahe存储器
1）掌握Cache的功能，理解Cache的基本原理*
功能：
解决CPU和主存之间的速度不匹配问题基本原理：
地址映射；替换策略；写一致性；性能评价。
cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。
主存容量配置几百MB的情况下，cache的典型值是几百KB。
cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。
从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。
为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。
Cache的设计依据:
CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。
CPU与Cache之间的数据传送是以字为单位，主存与Cache之间的数据传送是以块为单位
CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。
2）掌握Cache命中率h、平均访问时间ta及访问效率e的计算方法*
h=Nc/（Nc+Nm）；[Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数]
ta=h*tc+（1-h）tm；[tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间]
e=tc/ta==1/（r+（1-r）h）；[r=tm/tc表示主存慢于cache的倍率]
3）理解主存与Cache的地址映射方法
全相联映射方式：
将地址分为两部分（块号和字），在内存块写入Cache时，同时写入块号标记；CPU给出访问地址后，也将地址分为两部分（块号和字），比较电路块号与Cache表中的标记进行比较，相同表示命中，访问相应单元；如果没有命中访问内存，CPU直接访问内存，并将被访问内存的相对应块写入Cache。
特点：
冲突概率小，Cache的利用高。
比较器难实现，需要一个访问速度很快代价高的相联存储器。
应用场合：
适用于小容量的Cache直接映射方式（一对多）：
利用行号选择相应行；把行标记与CPU访问地址进行比较，相同表示命中，访问Cache；如果没有命中，访问内存，并将相应块写入Cache。
特点：
比较电路少m倍线路，所以硬件实现简单，Cache地址为主存地址的低几位，不需变换。
冲突概率高（抖动）。
应用场合：
适合大容量Cache。
组相联映射方式：
前两者的组合。
4）了解Cache替换策略及写操作策略
替换策略：
LFU（最不经常使用）：
被访问的行计数器增加1，换值小的行，不能反映近期cache的访问情况，
LRU（近期最少使用）：
被访问的行计数器置0，其他的计数器增加1，换值大的行，符合cache的工作原理
随机替换：
随机替换策略实际上是不要什么算法，从特定的行位置中随机地选取一行换出即可。
这种策略在硬件上容易实现，且速度也比前两种策略快。
缺点是随意换出的数据很可能马上又要使用，从而降低命中率和cache工作效率。
但这个不足随着cache容量增大而减小。
随机替换策略的功效只是稍逊于前两种策略。
写操作策略：
写回法：
换出时，对行的修改位进行判断，决定是写回还是舍掉。
全写法：
写命中时，Cache与内存一起写写一次法：
与写回法一致，但是第一次Cache命中时采用全写法。
第四章指令系统
4.1指令系统的发展与性能要求
了解计算机对指令系统性能的要求
完备性：
用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，而不必用软件来实现。
完备性要求指令系统丰富、功能齐全、使用方便。
一台计算机中最基本、必不可少的指令是不多的。
许多指令可用最基本的指令编程来实现。
有效性：
利用该指令系统所编写的程序能够高效率地运行。
高效率主要表现在程序占据存储空间小、执行速度快。
一般来说，一个功能更强、更完善的指令系统，必定有更好的有效性。
规整性：
包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。
对称性是指在指令系统中所有的寄存器和存储器单元都可同等对待，所有的指令都可使用各种寻址方式；匀齐性是指一种操作性质的指令可以支持各种数据类型，如算术运算指令可支持字节、字、双字整数的运算，十进制数运算和单、双精度浮点数运算等；指令格式和数据格式的一致性是指：
指令长度和数据长度有一定的关系，以方便处理和存取。
例如指令长度和数据长度通常是字节长度的整数倍。
兼容性：
系列机各机种之间具有相同的基本结构和共同的基本指令集，因而指令系统是兼容的，即各机种上基本软件可以通用。
但由于不同机种推出的时间不同，在结构和性能上有差异，做到所有软件都完全兼容是不可能的，只能做到“向上兼容”，即低档机上运行的软件可以在高档机上运行。
4.2指令格式
掌握指令的一般格式*
操作码，地址码，指令长度，指令助记符
4.3指令和数据的寻址方式
掌握指令和数据的寻址方式，掌握有效地址EA的算法及其表示方法*
操作数包含在指令中；包含在CPU的某一个内部寄存器中；包含在主存储器中；包含在I/O设备的端口中。
根据操作数放在不同的地方，从而派生各种不同的寻址方式，往往不同的计算机具有不同的寻址方式。
4.5典型指令
1）掌握典型指令的分类*
数据传送类指令一般传送指令：
MOVAX，BX数据交换指令：
XCHG堆栈操作指令：
PUSH，POP
运算类指令算术运算指令：
加、减、乘、除以及加1、减1、比较逻辑运算指令：
逻辑加，逻辑乘，按位加，逻辑移位等
程序控制类指令 程序控制类指令用于控制程序的执行方向，并使程序具有测试、分析与判断的能力。
输入和输出指令、字符串处理指令、特权指令、其他指令
2）掌握RISC指令系统的特点*
特点（采用流水线技术）：
简单而统一格式的指令译码；大部分指令可以单周期执行只有LOAD/STORE可以访问存储器；简单的寻址方式；采用延迟转移技术；采用LOAD延迟技术三地址指令格式；较多的寄存器；对称的指令格式。
第五章中央处理器
5.1CPU功能和组成
掌握CPU的功能和基本组成（含主要寄存器）*
功能：
指令控制（程序的顺序控制）；操作控制（一条指令有若干操作信号实现）；时间控制（指令各个操作实施时间的定时）；数据加工（算术运算和逻辑运算）
基本组成：
运算器（ALU，累加器，暂存器），控制器（程序计数器PC、指令寄存器IR、数据缓冲寄存器DR、数据地址寄存器AR、通用寄存器R0~R3、状态寄存器PSW、时序发生器、指令译码器ID、总线（数据通路））。
主要寄存器：
缓冲寄存器DR（中转站，补偿速度差别）：
暂存ALU的运算结果，或由数据存储器读出的一个数据字，或来自外部接口的一个数据字。
地址寄存器AR：
保存当前CPU所访问的数据cache寄存器中单元的地址。
指令寄存器IR：
用来保存当前正在执行的一条指令。
程序计数器PC：
用于确定下一条指令的地址。
5.2指令周期
1）掌握指令周期、CPU周期（机器周期）和时钟周期的概念*
指令周期：
指取指令、分析指令到执行完该指令所需的全部时间。
CPU周期：
通常把一条指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。
主存的工作周期（存取周期）为基础来规定CPU周期。
时钟周期：
在一个机器周期内，要完成若干个微操作。
这些微操作有的可以同时执行，有的需要按先后次序串行执行。
因而需要把一个机器周期分为若干个相等的时间段，每一个时间段称为一个节拍。
节拍常用具有一定宽度的电位信号表示，称之为节拍电位
2）掌握典型指令的执行流程及其分析方法*
MOV指令取指：
①程序计数器PC中装入第一条指令地址101（八进制）；
②PC的内容被放到指令地址总线ABUS（I）上，对指存进行译码，并启动读命令；
③从101号地址读出的MOV指令通过指令总线IBUS装入指令寄存器IR；
④程序计数器内容加1，变成102，为取下一条指令做好准备；
⑤指令寄存器中的操作码（OP）被译码；
⑥CPU识别出是MOV指令，至此，取指周期即告结束。
MOV指令执行：
1操作控制器（OC）送出控制信号到通用寄存器，选择R1（10）作源寄存器，选择R0作目标寄存器；
②OC送出控制信号到ALU，指定ALU做传送操作；
③OC送出控制信号，打开ALU输出三态门，将ALU输出送到数据总线DBUS上。
注意，任何时候DBUS上只能有一个数据。
④OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）；
⑤OC送出控制信号，将DR中的数据10打入到目标寄存器R0，R0的内容由00变为10。
至此，MOV指令执行结束。
LAD指令执行：
①操作控制器OC发出控制命令打开IR输出三态门，将指令中的直接地址码6放到数据总线DBUS上；
②OC发出操作命令，将地址码6装入数存地址寄存器AR；
③OC发出读命令，将数存6号单元中的数100读出到DBUS上；
④OC发出命令，将DBUS上的数据100装入缓冲寄存器DR；
⑤OC发出命令，将DR中的数100装入通用寄存器R1，原来R1中的数10被冲掉。
至此，LAD指令执行周期结束。
ADD指令执行：
1操作控制器OC送出控制命令到通用寄存器，选择R1做源寄存器，R2做目标寄存器；
②OC送出控制命令到ALU，指定ALU做R1（100）和R2（20）的加法操作；③OC送出控制命令，打开ALU输出三态门，运算结果120放到DBUS上；④OC送出控制命令，将DBUS上数据打入缓冲寄存器DR；ALU产生的进位信号保存状态字寄存器在PSW中。
⑤OC送出控制命令，将〖DK（〗DR（120）〖DK）〗装入R2，R2中原来的内容20被冲掉。
至此ADD指令执行周期结束。
STO指令执行：
1
操作控制器OC送出操作命令到通用寄存器，选择〖DK（〗（R3）=30〖DK）〗做数据存储器的地址单元；②OC发出操作命令，打开通用寄存器输出三态门〖DK（〗（不经ALU以节省时间）〖DK）〗，将地址30放到DBUS上；③OC发出操作命令，将地址30打入AR，并进行数存地址译码；④OC发出操作命令到通用寄存器，选择〖DK（〗（R2）=120〖DK）〗，作为数存的写入数据；⑤OC发出操作命令，打开通用寄存器输出三态门，将数据120放到DBUS上。
⑥OC发出操作命令，将数据120写入数存30号单元，它原先的数据40被冲掉。
至此，STO指令执行周期结束。
JMP指令执行：
①OC发生操作控制命令，打开指令寄存器IR的输出三态门，将IR中的地址码101发送到DBUS上；②CC发出操作控制命令，将DBUS上的地址码101打入到程序计数器PC中，PC中的原先内容106被更换。
于是下一条指令不是从106号单元取出，而是转移到101号单元取出。
至此JMP指令执行周期结束。
3）掌握指令周期的方框图表示方法*
指令系统设计（模型机的五指令系统），方框==>按CPU周期，方框内内容==>数据通路操作或控制操作，菱形符号==>判别或测试，~==>公操作；前边所讲述的5种操作的框图描述。
4）掌握指令周期流程图的表示方法*
5.3时序产生器和控制方式
了解时序信号的作用和体制，理解时序的控制方式
作用：
CPU中的控制器用它指挥机器的工作；CPU可以用时序信号/周期信息来辨认从内存中取出的是指令（取指）还是数据（执行）；一个CPU周期中时钟脉冲对CPU的动作有严格的约束；操作控制器发出的各种信号是时间（时序信号）和空间（部件操作信号）的函数。
组成计算机硬件的器件特性决定了时序信号的基本体制是电位—脉冲制
控制方式：
同步控制方式（指令的机器周期和时钟周期数不变）：
完全统一的机器周期执行各种不同的指令；采用不定长机器周期；中央控制于局部控制的结合；
异步控制方式：
每条指令需要多长时间就占多长时间；
联合控制方式：
大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式；机器周期的节拍脉冲固定，但是各指令的机器周期数不固定（微程序控制器采用）；5.4微程序控制器
1）理解微程序控制原理*
工作过程：
（1）执行取指令的公共操作。
取指令的公共操作通常由一段取指微程序来完成，在机器开始运行时，自动将取指微程序的入口微地址送μMAR，并从μCM中读出相应的微指令送入μIR。
微指令的操作控制字段产生有关的微命令，用来控制实现取机器指令的公共操作。
取指微程序的入口地址一般为μCM的0号单元，当取指微程序执行完后，从主存中取出的机器指令就已存人指令寄存器IR中了。
（2）由机器指令的操作码字段通过微地址形成部件产生出该机器指令所对应的微程序的入口地址，并送入μMA。
（3）从μCM中逐条取出对应的微指令并执行之，每条微指令都能自动产生下一条微指令的地址。
（4）一条机器指令对应的微程序的最后一条微指令执行完毕后，其下一条微指令地址又回到取指微程序的人口地址，从而继续第
（1）步，以完成取下条机器指令的公共操作。
2）理解微操作和微命令*
微命令：
控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。
微命令是控制计算机各部件完成某个基本微操作的命令。
微操作：
是微命令的操作过程。
微命令和微操作是一一对应的；微命令是微操作的控制信号，微操作是微命令的操作过程；微操作是执行部件中最基本的操作。
3）理解微程序控制器的原理框图
4）掌握微指令格式和微程序设计技术*
设计微指令的目标：
有利于缩短微指令的长度，缩小CM的容量，提高微程序的执行速度，对微指令的修改，提高微程序设计的灵活性
编码方法：
<1>表示法：
操作控制字段中的各位分别可以直接控制计算机，不需要进行译码。
特点：
这种方法结构简单，并行性强，操作速度快，但是微指令字太长，若微命令的总数为N个，则微指令字的操作控制字段就要有N位。
另外，在N个微命令中，有许多是互斥的，不允许并行操作，将它们安排在一条微指令中是毫无意义的，只会使信息的利用率下降。
<2>编码表示法：
将操作控制字段分为若干个小段，每段内采用最短编码法，段与段之间采用直接控制法。
特点：
可以避免互斥，使指令字大大缩短，但增加了译码电路，使微程序的执行速度减慢
<3>混合编码法：
将前两种结合在一起，兼顾两者特点。
一个字段的某些编码不能独立地定义某些微命令，而需要与其他字段的编码来联合定义。
5.5硬布线控制器
了解硬布线控制器的设计思路
设计步骤：
（1）画出指令流程图
（2）列出微操作时间表
（3）进行微操作信号的综合（4）实现电路
5.7流水CPU
1）理解并行处理基本方式、流水CPU的结构和时空图
并行处理方式：
时间并行（重叠）：
让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水处理部件。
空间并行（资源重复）:
以数量取胜。
它能真正的体现同时性，LSI和VLSI为其提供了技术保证。
时间+空间并行：
Pentium中采用了超标量流水线技术。
流水方式CPU结构：
指令部件、指令队列、执行部件。
指令流水线；
指令队列：
FIFO；
执行部件：
可以有多个采用流水线方式构成的算术
逻辑部件构成，可以将定点运算部件和浮点运算部件分开。
2）理解流水线的主要问题（资源相关、数据相关和控制相关）
瓶颈问题（流水线中有速度慢的段）：
再分成几个段，用资源重复的方法也可以解决
资源相关：
多条指令进入流水线后在同一时钟周期内争用同一功能部件。
解决办法：
后边指令拖一拍再推进；增设一个功能部件。
数据相关：
必须等前一条指令执行完毕后才能执行后一条指令，这两条指令数据相关。
解决办法：
可以推后后继指令对相关单元的读操作，设置相关的直接通路（Forwarding）
控制相关：
由于转移指令引起的。
解决办法：
延迟转移法，转移预测法。
5.8RISCCPU
掌握RISC机器的特点*
要素：
一个有限的简单的指令集；CPU配备大量的通用寄存器，强调对指令的流水线优化。
特征：
<1>使用等长指令，目前的典型长度是4个字节；
<2>寻址方式少且简单，绝不出现存储器间接寻址方式；
<3>只有取数指令、存数指令访问存储器；
<4>指令集中的指令数目一般少于100种，指令格式一般少于4种；
<5>指令功能简单，控制器多采用硬布线方式；
<6>平均而言，所有指令的执行时
升级会员 