电大《计算机组成原理》科目期末考试重点复习试题及重点汇总版.docx
《电大《计算机组成原理》科目期末考试重点复习试题及重点汇总版.docx》由会员分享，可在线阅读，更多相关《电大《计算机组成原理》科目期末考试重点复习试题及重点汇总版.docx（34页珍藏版）》请在冰豆网上搜索。
电大《计算机组成原理》科目期末考试重点复习试题及重点汇总版
20XX年电大《计算机组成原理》科目期末考试重点复习试题及重点小抄整理汇总版
班号
姓名
计算机组成原理试题
注意行为规范
遵守考试纪律
!
题号一二三四五六七八得分
得分
一、填空（12分）
某浮点数基值为2,阶符1位,阶码3位,数符1位,尾数7位,阶码和尾数均用补码表示,尾数采用规格化形式,用十进制数写出它所能表示的最大正数,非0最小正数,最大负数,最小负数。
变址寻址和基址寻址的区别是:
在基址寻址中,基址寄存器提供,指令提供;而在变址寻址中,变址寄存器提供,指令提供。
影响流水线性能的因素主要反映在和
两个方面。
设机器数字长为16位（含1位符号位）。
若1次移位需10ns,一次加法需10ns,则补码除法需时间,补码BOOTH算法最多需要时间。
CPU从主存取出一条指令并执行该指令的时间叫,它通常包含若干个,而后者又包含若干个。
组成多级时序系统。
二、名词解释8分
微程序控制
存储器带宽
RISC
中断隐指令及功能
第1页（共7页）
试题:
学号:
姓名
三、简答（18分）
1.完整的总线传输周期包括哪几个阶段?
简要叙述每个阶段的工作。
2.设主存容量为1MB,Cache容量为16KB,每字块有16个字,每字32位。
1若Cache采用直接相联映像,求出主存地址字段中各段的位数。
2若Cache采用四路组相联映像,求出主存地址字段中各段的位数。
第2页（共7页）
试题:
学号:
姓名
3.某机有五个中断源,按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4,现要求优先顺序改为L3,L2,L4,L0,L1,写出各中断源的屏蔽字。
中断源屏蔽字
01234
L0
L1
L2
L3
L4
4.某机主存容量为4M×16位,且存储字长等于指令字长,若该机的指令系统具备120种操作。
操作码位数固定,且具有直接、间接、立即、相对四种寻址方式。
（1）画出一地址指令格式并指出各字段的作用;
（2）该指令直接寻址的最大范围;
（3）一次间址的寻址范围;
（4）相对寻址的寻址范围。
第3页（共7页）
试题:
学号:
姓名
四、（6分）
设阶码取3位,尾数取6位（均不包括符号位）,按浮点补码运算规则
计算[25]+[24]
五、画出DMA方式接口电路的基本组成框图,并说明其工作过程（以输入设备为例）。
（8分）
第4页（共7页）
试题:
学号:
姓名
六、（10分）设CPU共有16根地址线,8根数据线,并用作访存控制信号,用作读写控制信号,现有下列存储芯片:
RAM:
1K×8位、2K×4位、4K×8位
ROM:
2K×8位、4K×8位
以及74138译码器和各种门电路（自定）,画出CPU与存储器连接图。
要求:
（1）最大4K地址空间为系统程序区,与其相邻2K地址空间为用户
程序区。
（2）合理选用上述存储芯片,说明各选几片?
写出每片存储芯片的地址范围。
（3）详细画出存储芯片的片选逻辑。
74138
第5页（共7页）
试题:
学号:
姓名
第6页（共7页）
试题:
学号:
姓名
七、假设CPU在中断周期用堆栈保存程序断点,且进栈时栈指针减一,出栈时栈指针加一。
试写出中断返回指令（中断服务程序的最后一条指令）,在取指阶段和执行阶段所需的全部微操作命令及节拍安排。
若采用微程序控制,则还需要增加哪些微操作。
（10分）
八、除了采用高速芯片外,从计算机的各个子系统的角度分析,指出6种以上提高整机速度的措施。
（8分）
第7页（共7页）
计算机组成原理试题答案
一、填空（12分）
1.127;1/512;-1/512-1/32768;-128。
2.基地址;形式地址;基地址;形式地址。
3.访存冲突;相关问题。
4.300ns;310ns。
5.指令周期;机器周期;节拍。
二、名词解释8分
1.微程序控制
答:
采用与存储程序类似的方法来解决微操作命令序列的形成,将一条机器指令编写成一个微程序,每一个微程序包含若干条微指令,每一条指令包含一个或多个微操作命令。
2.存储器带宽
答:
每秒从存储器进出信息的最大数量,单位可以用字/秒或字节/秒或位/秒来表示。
3.RISC
答:
RISC是精简指令系统计算机,通过有限的指令条数简化处理器设计,已达到提高系统执行速度的目的。
4.中断隐指令及功能
答:
中断隐指令是在机器指令系统中没有的指令,它是CPU在中断周期内由硬件自动完成的一条指令,其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。
三、简答（18分）
1.答:
总线在完成一次传输周期时,可分为四个阶段:
申请分配阶段:
由需要使用总线的主模块（或主设备）提出申请,经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者;寻址阶段:
取得了使用权的主模块,通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令,启动参与本次传输的从模块;传数阶段:
主模块和从模块进行数据交换,数据由源模块发出经数据总线流入目的模块;结束阶段:
主模块的有关信息均从系统总线上撤除,让出总线使用权。
2.答:
（1）若Cache采用直接相联映像:
字块中含64个字节,字块的位数为b6。
Cache中含有256个字块,所以字块地址位数c8。
主存容量为1M字节,总位数为20。
主存字块标记位数t6。
（2）若Cache采用四路组相联映像,
字块中含64个字节,字块的位数为b6。
每组含有四个字块,每组含256个字节。
Cache中含有64个字块,所以组地址位数q6。
主存容量为1M字节,总位数为20。
主存字块标记位数t8。
3.答:
设屏蔽位为“1”时表示对应的中断源被屏蔽,屏蔽字排列如下:
中断源屏蔽字
01234
L0
L1
L2
L3
L40100000000110011110111000
4.答:
（1）指令字长16位,操作码为7位,寻址特征位2位,地址码7位;
（2）-64~63;
（3）216;
（4）216.
四、（6分）
答:
被加数为0,101;0.100100,[x]补00,101;00.100100
加数为0,100;1.010100,[y]补00,100;11.010100
（1）对阶:
[△j]补[jx]补-[jy]补00,101+11,10000,001
即△j1,则y的尾数向右移一位,阶码相应加1,即
[y]’补00,101;11.101010
②求和
++[Sy]补
00.100100+11.101010
00.001110
即[x+y]补00,101;00.001110
尾数出现“00.0”,需左规。
③规格化
左规后得[x+y]补00,011;00.111000
∴[x+y]补00,111;00.111000
五、（8分）
答:
DMA方式接口电路的基本组成框图如下:
以数据输入为例,具体操作如下:
①从设备读入一个字到DMA的数据缓冲寄存器BR中,表示数据缓冲寄存器“满”（如果I/O设备是面向字符的,则一次读入一个字节,组装成一个字）;
②设备向DMA接口发请求（DREQ）;
③DMA接口向CPU申请总线控制权（HRQ）;
④CPU发回HLDA信号,表示允许将总线控制权交给DMA接口;
⑤将DMA主存地址寄存器中的主存地址送地址总线;
⑥通知设备已被授予一个DMA周期（DACK）,并为交换下一个字做准备;
⑦将DMA数据缓冲寄存器的内容送数据总线;
⑧命令存储器作写操作;
⑨修改主存地址和字计数值;
⑩判断数据块是否传送结束,若未结束,则继续传送;若己结束,（字计数器溢出）,则向CPU申请程序中断,标志数据块传送结束。
六、（10分）
方法一:
答:
地址空间描述如下:
ROM对应的空间:
11111
00000
RAM对应的空间:
11111
00000
选择ROM芯片为2K×8位的两片,RAM芯片为2K×4位的两片
ROM芯片1:
11111
00000
ROM芯片2:
11111
00000
RAM芯片1、2:
（位扩展）
11111
00000
CPU与存储器连接图见下页:
方法二:
答:
地址空间描述如下:
ROM对应的空间:
11111
00000
RAM对应的空间:
11111
00000
选择ROM芯片为4K×8位的一片,RAM芯片为2K×4位的两片
七、（10分）
答:
组合逻辑设计的微操作命令:
取指:
T0:
PC→MAR
T1:
M[MAR]→MDR,PC+1→PC
T2:
MDR→IR,OP[IR]→微操作形成部件
执行:
T0:
SP→MAR
T1:
M[MAR]→MDR
T2:
MDR→PC,SP+1→SP
微程序设计的微操作命令:
取指微程序:
T0:
PC→MAR
T1:
Ad[CMIR]→CMAR
T2:
M[MAR]→MDR,PC+1→PC
T3:
Ad[CMIR]→CMAR
T4:
MDR→IR,OP[IR]→微操作形成部件
T5:
OP[IR]→CMAR
中断返回微程序:
T0:
SP→MAR
T1:
Ad[CMIR]→CMAR
T2:
M[MAR]→MDR
T3:
Ad[CMIR]→CMAR
T4:
MDR→PC,SP+1→SP
T5:
Ad[CMIR]→CMAR
八、（8分）
答:
针对存储器,可以采用Cache-主存层次的设计和管理提高整机的速度;
针对存储器,可以采用主存-辅存层次的设计和管理提高整机的速度;
针对控制器,可以通过指令流水或超标量设计技术提高整机的速度;
针对控制器,可以通过超标量设计技术提高整机的速度;
针对运算器,可以对运算方法加以改进,如进位链、两位乘除法;
针对I/O系统,可以运用DMA技术来减少CPU对外设访问的干预。
《计算机组成原理》试题
一、（共30分）
1.10分
1将十进制数+107/128化成二进制数、八进制数和十六进制数（3分）
2请回答什么是二--十进制编码?
什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子?
（7分）
2.已知X0.1101,Y-0.0101,用原码一位乘法计算X*Y?
要求写出计算过程。
10分
3.说明海明码能实现检错纠错的基本原理?
为什么能发现并改正一位错、也能发现二位错,校验位和数据位在位数上应满足什么条件?
（5分）
4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?
运算器中使用多累加器的好处是什么?
乘商寄存器的基本功能是什么?
5分
二、共30分
1.在设计指令系统时,通常应从哪4个方面考虑?
每个2分,共8分
2.简要说明减法指令SUBR3,R2和子程序调用指令的执行步骤每个4分,共8分?
3.在微程序的控制器中,通常有哪5种得到下一条指令地址的方式。
第个2分,共10分）
4.简要地说明组合逻辑控制器应由哪几个功能部件组成?
4分）
三、（共22分）
1.静态存储器和动态存储器器件的特性有哪些主要区别?
各自主要应用在什么地方?
（7分）
2.CACHE有哪3种基本映象方式,各自的主要特点是什么?
衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么?
（10分）
3.使用阵列磁盘的目的是什么?
阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力?
（5分）
四、（共18分）
1.比较程序控制方式、程序中断方式、直接存储器访问方式,在完成输入/输出操作时的优缺点。
（9分）
2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。
（9分）
答案
一、（共30分）
1.10分
1+107/12810+1101011/100000002+0.11010112+0.1538+6B16
2二-十进制码即8421码,即4个基2码位的权从高到低分别为8、4、2、1,使用基码的0000,0001,0010,……,1001这十种组合分别表示0至9这十个值。
4位基二码之间满足二进制的规则,而十进制数位之间则满足十进制规则。
有权码是指一个十进制数位的4位基2码的每一位有确定的权。
无权码是指一个十进制数位的4位基二码没有确定的权。
前者的例子为二-十进制编码（BCD）码,后者的例子为余3码。
2.已知X0.1101,Y-0.0101,用原码一位乘法计算X*Y?
要求写出计算过程。
10分
高位部分积低位部分积/乘数说明
0000000101起始情况
+）001101乘数最低位为1,加乘数
00110100011010101（丢失）右移部分积和乘数
+）000000乘数最低位为1,加0
000110
00001101010（丢失）右移部分积和乘数
+）001101乘数最低位为1,加乘数
010000
00100000101（丢失）右移部分积和乘数
+）000000乘数最低位为0,加0
001000
00010000010（丢失）右移部分积和乘数
结果符号位为正,X*Y0.01000001
3.答案:
基本原理:
k个数据之外加上r个校验位,从而形成k+r位的新的码字,使新的码字的码距均匀的拉大。
把数据的每一个二进制位分配到几个不同的偶校验位的组合中,当一位出错,会引起相关的几个校验位的值发生变化,从而可能发现出错,还能指出是哪一位错,进而进行纠错。
校验位和数据位应满足条件
2r-1k+r
在此条件下,不但能发现并改进一位错,并能同时发现二位错。
4.答案:
运算器中的ALU通常至少可以提供算术加运算、算术减运算、逻辑或运算、逻辑与运算、逻辑异或运算5种功能。
运算器采用多累加器可以简化指令的执行步骤。
乘商寄存器的基本功能是在完成乘除运算时能自行左右移位。
二、共30分
1.答:
（1）指令系统的完备性,常用指令齐全,编程方便;
（2）指令系统的高效性,程序占用内存空间少,运行速度快。
（3）指令系统的规整性,指令和数据使用规则统一简化,易学易记;
（4）指令系统的兼容性,同一系列的低档计算机的程序能放到新的高档机上直接运行。
2.答:
（1）减法指令SUBR3,R2的执行步骤:
①AR←PC
②读内存,IR←读出的内容,PC←PC+1
③R3←R3?
R2,保存状态信息
结束,检查中断请求,无中断请求,进入下一条指令的执行过程。
（2）子程序调用指令CALL执行流程;
①AR←PC
②读内存,IR←读出的内容,PC←PC+1
③AR←SP?
1
④写内存,PC内容进栈保存
⑤PC←ZI程序入口地址
结束,检查中断请求,无中断请求,进入下一条指令的执行过程。
3.答:
在微程序控制系统中,通常有以下5种得到下一条微指令地址的方式:
（1）微程序顺序执行时,下地址为本条微地址加1。
（2）在微程序必定转向某一微地址时,可以在微指令中的相关字段中给出该地址值。
（3）按微指令（上一条或本条）的某一执行结果的状态,选择顺序执行或转向某一地址。
（4）从微堆栈中取出从微子程序返回到微主程序断点的返回地址,用于微子程序返回处理。
（5）依条件判断转向多条微指令地址中的某一地址控制。
4.答:
组合逻辑控制器应由4个功能部件组成:
（1）程序计数器PC,用于保存一条指令在内存中的地址;
（2）指令寄存器IR,用于保存从内存读出的指令内容;
（3）脉冲源和启停控制逻辑、节拍发生器,前者向计算机各部件提供连续（单个）的主振脉冲,后者用于标记每个指令的执行步骤的相对次序关系。
（4）时序控制信号产生部件,用于形成并提供计算机各部件当前时刻要用到的控制信号。
三、（共22分）
1.答:
静态存储器和动态存储器器件的特性有的主要区别见下表:
静态存储器SRAM主要用于高速缓冲存储器Cache,动态存储器主要用于主存储器。
2.答:
Cache有三种映像方式:
全相联映像方式,直接映像方式,多路组相联映像方式。
全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。
其优点是有最大的灵活性。
缺点是要确定读的信息是否在Cache中,必须用原本读主存的地址与整个Cacha每一个单元的标志字段比较,电路过于复杂,成本较高。
直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。
优点是要确定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简单,成本低;缺点是Cache的使用缺乏灵活性,影响命中率。
多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。
它与直接相联映像方式的区别在于每个主存字块可以从多个（例如2,4,8个,而不是一个）体中选择其一完成写入Cache的操作,它与全相联映像的类同之处是把一个主存字写进Cache时,可以在Cache的多个（而不是任何一个）个体中选择。
既有较高的命中率,又使比较线路也不会太复杂。
衡量Cache性能的最重要的指标是命中率。
3.答:
采用磁盘阵列技术的目的:
通过多个磁盘的并列操作来提高设备总体的性能和可靠性。
②通过合理在多个磁盘之间组织数据,得到比较理想的容错能力,即额外拿出一定的存储容量（冗余）用于保存检错纠错的信息。
RAID0模式（数据散放）只用于扩展容量,并发读写,提高数据输入/输出能力。
没有容错措施,故没有容错能力。
RAID1模式（磁盘镜像）是实现两个磁盘互为备份的用法,把相同的数据分别写到配对使用的两个磁盘中。
它用于备份数据,即使一个磁盘出现故障,还可以从另一磁盘读出数据。
RAID4模式（数据保护）提供了容错能力,N+1个磁盘中任一个出现故障,可用其余N个磁盘的内容计算出故障磁盘的正确数据。
RAID5模式（分布式数据保护）是对RAID4的改进。
同RAID4一样,供了容错能力,N+1个磁盘中任一个出现故障,可用其余N个磁盘的内容计算出故障磁盘的正确数据。
四、（共18分）
1.答:
程序直接控制方式在用户程序中直接使用I/O指令完成输入输出操作,它是由CPU通过查询设备的运行状态,来控制数据传送过程。
其优点是控制简单,容易实现。
缺点是CPU工作效率低,实时性差,计算机系统可靠性不高
程序中断方式是指由被读写的设备主动“报告”CPU它是否已进入准备好状态,CPU就不必花费时间去循环测试,而是在接收到外设的中断请求后转去进行输入输出处理的。
其优点是实现CPU与外设并行工作,大大提高了CPU的工作效率,增强计算机系统的实时性,提高了计算机系统的可靠性。
直接存储器访问方式是一种由硬件执行I/O操作的传送方式。
其优点是实现数据的高速传送,又减少了对CPU的打扰,提高了CPU的工作效率。
2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所见下表。
计算机组成原理试题
一、选择题（共20分,每题1分）
1.零地址运算指令在指令格式中不给出操作数地址,它的操作数来自______。
A.立即数和栈顶;
B.暂存器;
C.栈顶和次栈顶;
D.累加器。
2.______可区分存储单元中存放的是指令还是数据。
A.存储器;
B.运算器;
C.控制器;
D.用户。
3.所谓三总线结构的计算机是指______。
A.地址线、数据线和控制线三组传输线。
B.I/O总线、主存总统和DMA总线三组传输线;
C.I/O总线、主存总线和系统总线三组传输线;
D.设备总线、主存总线和控制总线三组传输线.。
4.某计算机字长是32位,它的存储容量是256KB,按字编址,它的寻址范围是______。
A.128K;
B.64K;
C.64KB;
D.128KB。
5.主机与设备传送数据时,采用______,主机与设备是串行工作的。
A.程序查询方式;
B.中断方式;
C.DMA方式;
D.通道。
6.在整数定点机中,下述第______种说法是正确的。
A.原码和反码不能表示-1,补码可以表示-1;
B.三种机器数均可表示-1;
C.三种机器数均可表示-1,且三种机器数的表示范围相同;
D.三种机器数均不可表示-1。
7.变址寻址方式中,操作数的有效地址是______。
A.基址寄存器内容加上形式地址（位移量）;
B.程序计数器内容加上形式地址;
C.变址寄存器内容加上形式地址;
D.以上都不对。
8.向量中断是______。
A.外设提出中断;
B.由硬件形成中断服务程序入口地址;
C.由硬件形成向量地址,再由向量地址找到中断服务程序入口地址
D.以上都不对。
9.一个节拍信号的宽度是指______。
A.指令周期;
B.机器周期;
C.时钟周期;
D.存储周期。
10.将微程序存储在EPROM中的控制器是______控制器。
A.静态微程序;
B.毫微程序;
C.动态微程序;
D.微程序。
11.隐指令是指______。
A.操作数隐含在操作码中的指令;
B.在一个机器周期里完成全部操作的指令;
C.指令系统中已有的指令;
D.指令系统中没有的指令。
12.当用一个16位的二进制数表示浮点数时,下列方案中第_____种最好。
A.阶码取4位（含阶符1位）,尾数取12位（含数符1位）;
B.阶码取5位（含阶符1位）,尾数取11位（含数符1位）;
C.阶码取8位（含阶符1位）,尾数取8位（含数符1位）;D.阶码取6位（含阶符1位）,尾数取12位（含数符1位）。
13.DMA方式______。
A.既然能用于高速外围设备的信息传送,也就能代替中断方式;
B.不能取代中断方式;
C.也能向CPU请求中断处理数据传送;
D.内无中断机制。
14.在中断周期中,由______将允许中断触发器置“0”。
A.关中断指令;
B.机器指令;
C.开中断指令;
D.中断隐指令。
15.在单总线结构的CPU中,连接在总线上的多个部件______。
A.某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据;
B.某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据;
C.可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据;
D.可以有多个同时向总线发送数据,但可以有一个同时从总线接收数据。
16.三种集中式总线控制中,______方式对电路故障最敏感。
升级会员 