通用十进制减法器1.docx
《通用十进制减法器1.docx》由会员分享，可在线阅读，更多相关《通用十进制减法器1.docx（9页珍藏版）》请在冰豆网上搜索。
通用十进制减法器1
湖南人文科技学院
课程设计报告
课程名称：
EDA技术与VHDL课程设计
设计题目：
通用十进制减法器
系别：
通信与控制工程系
专业：
电子信息工程
班级：
学生姓名:
学号:
起止日期:
2012年6月11日—2012年6月22日
指导教师:
教研室主任：
指导教师评语：
指导教师签名：
年月日
成绩评定
项目
权重
成绩
刘玉婷
付艳辉
1、设计过程中出勤、学习态度等方面
0.2
2、课程设计质量与答辩
0.5
3、设计报告书写及图纸规范程度
0.3
总成绩
教研室审核意见：
教研室主任签字：
年月日
教学系审核意见：
主任签字：
年月日
摘要
随着科技的发展，通用十进制减法器的应用已广泛融入到现实生活中。
EDA技术的应用引起电子产品及系统开发的革命性变革。
本文采用EDA技术设计，并以VHDL语言为基础制作的通用十进制减法器。
该系统借助于强大的EDA工具和硬件描述语言可实现两个一位以上的十进制数的减法，在输入两个十进制数之后，给出两个数的相减结果。
本设计充分利用VHDL“自顶向下”的设计优点以及层次化的设计概念，提高了设计的效率。
设计主要步骤：
首先利用QUARTUS‖来编辑、编译、仿真各个模块；然后以原理图为顶层文件建立工程，再进行引脚锁定、编译、下载，最后采用杭州康芯电子有限公司生产的GW48系列/SOPC/EDA实验开发系统，进行硬件测试。
关键词：
通用十进制减法器；EDA技术；VHDL语言;QUARTUS‖
通用十进制减法器
1设计要求
1、用VHDL硬件描述语言设计4位的BCD码全减器；
2、以4位BCD码全减器为模块设计两位十进制数的减法。
3、用数码管显示相减的结果。
2方案论证与对比
2.1方案一
方案一，通过VHDL语言设计一个4位的BCD码全减器，以其作为底层文件，然后建立一个顶层文件，调用这个底层文件设计出双4位的BCD码全减器，最后结果通过译码电路译为7段显示输出。
方案一原理方框图如图1-1所示：
图1方案一结构方框图
2.2方案二
方案二，采用原理图输入，先定制半减器模块，选择LPM库中的适当模块，并为其设定设当的参数，可以根据实际电路的设计需要，从而在自己的项目中十分方便地调用优秀的电子工程技术人员的硬件设计，然后再采用原理图输入的方法画出电路图。
方案二原理方框图如图1-2所示：
图2方案二结构方框图
2.3方案的对比与选择
方案一：
采用VHDL语言输入设计不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。
当设计描述完成后，可以用多种不同的器件结构来实现其功能，但是在程序的编写过程中很容易出现错误，且还需编写按键控制程序来进行功能仿真，把过程复杂化；
方案二：
采用原理图输入，原理图输入的设计方法能实现真实意义上的自顶向下的设计，建立行为模型。
它具有多层次的设计描述功能，从半减器到全减器，在到八位全减器，层层细化，最后可直接生成电路描述，移植性很强。
选择方案二的理由：
方案二比较方案一具有简单明了的优点。
3设计原理
用原理图进行设计,首先应该了解,层次概念对于设计复杂的数字系统是非常有用的,它使得人们可以从简单的单元入手,逐渐构成庞大而复杂的系统。
在通用十进制加法器的原理上;了解每个元器件,写出减法的真值表,并制定一位相应的半减器原理图,在打包,制定全减器,在扩展成八位全减器。
A[7..0]与B[7..0]两个端口，还有一个低电平控制信号，输出差值的diffr[7..0]，以及一个借位设置
通用十进制减法器的功能为：
输入两个十进制数一个简述，通过输入信号BTN相减得出十进制数结果，最后通过译码器来显示结果。
3.1全减器的设计
（1）首先设计1位半减器，然后用例化语句将它们连接起来，图2-1中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。
如图3所示半减器模块
图3半减器
（2）然后由2个半减器加一些间的电路可以构成一个全减器
如图4所示全减器模块：
图4全减器
3.2原理图设计
如图5由；一个半减器，打包生成全减器，然后再制定出一个八位全减器，总线输A[7..0]与B[7..0]两个端口，还有一个低电平控制信号，输出差值的diffr[7..0]，以及一个借位设置；
图5八位减法器原理图
4调试与操作
4.1通用十进制减法器的功能仿真
图6时序仿真1
图7时序仿真2
4.2模式选择与引脚锁定
4.2.1模式选择
根据程序，结合电路设计情况，最终选择了模式3，CTRA,CTRA1,CTRB,CTRB1为输入信号，每按一下输入信号CTRA（CTRB），两位的十进制数的个位就减一，同理，按一下输入信号CTRA1（CTRB1），这个十进制数的十位减一；并通过控制信号BTN来得出结果，最后译码显示出来。
4.2.2引脚锁定
表1引脚锁定表
信号名
类型（输入/输出）
引脚号
说明
A（0）
IN
PIN_233
输入信号
A
（1）
IN
PIN_234
输入信号
A
（2）
IN
PIN_235
输入信号
A（3）
IN
PIN_236
输入信号
A（4）
IN
PIN_237
输入信号
A（5）
IN
PIN_238
输入信号
A（6）
IN
PIN_239
输入信号
A（7）
IN
PIN_240
输入信号
B（0）
IN
PIN_1
输入信号
B
（1）
IN
PIN_2
输入信号
B
（2）
IN
PIN_3
输入信号
B（3）
IN
PIN_4
输入信号
B（4）
IN
PIN_6
输入信号
B（5）
IN
PIN_7
输入信号
B（6）
IN
PIN_8
输入信号
B（7）
IN
PIN_12
输入信号
diffr[0]
OUT
PIN_13
输出信号
diffr[1]
OUT
PIN_14
输出信号
diffr[2]
OUT
PIN_15
输出信号
diffr[3]
OUT
PIN_16
输出信号
diffr[4]
OUT
PIN_17
输出信号
diffr[5]
OUT
PIN_18
输出信号
diffr[6]
OUT
PIN_19
输出信号
diffr[7]
OUT
PIN_20
输出信号
Subin
OUT
PIN_137
控制信号
Subout
OUT
PIN_138
输出信号
4.3设备与器件明细表
升级会员 