D锁存器版图设计实验报告.docx
《D锁存器版图设计实验报告.docx》由会员分享,可在线阅读,更多相关《D锁存器版图设计实验报告.docx(2页珍藏版)》请在冰豆网上搜索。
D锁存器版图设计实验报告
第一章:
绪论
1.1简介
1.1.1集成电路
集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。
通过集成电路版图设计,将立体的电路系统转变为二维平面图形。
利用版图制作掩模板,就可以由这些图形限定工艺加工过程,最终还原为基于半导体材料的立体结构。
以最基本的MOS器件为例,工艺生产出的器件应该包含源漏扩散区、栅极以及金属线等结构层。
按照电路设计的要求,在版图中用不同图层分别表示这些结构层,画好各个图层所需的图形,图形的大小等于工艺生产得到的器件尺寸。
正确摆放各图层图形之间的位置关系,绘制完成的版图基本就是工艺生产出的器件俯视图。
器件参数如MOS管的沟道尺寸,由电路设计决定,等于有源区与栅极重叠部分的尺寸。
其他尺寸由生产工艺条件决定,不能随意设定。
在工艺生产中,相同结构层相连即可导电,而不同结构层之间是由氧化层隔绝的,相互没有连接关系,只有制作通孔才能在不同结构层之间导电。
与工艺生产相对应的版图中默认不同图层之间的绝缘关系,因此可以不必画氧化层,却必须画各层之间的通孔。
另外,衬底在版图设计过程中默认存在,不必画出。
而各个N阱、P阱均由工艺生产过程中杂质掺杂形成,版图中必须画出相应图形。
1.1.2版图设计基本知识
版图设计是创建工程制图(网表)的精确的物理描述的过程,而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。
版图设计得好坏,其功能正确与否,必须通过验证工具才能确定。
版图的验证通常包括三大部分:
设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。
只有通过版图验证的芯片设计才进行制版和工艺流片。
设计规则的验证是版图与具体工艺的接口, 因此就显得尤为重要, Cadence 中进行版图验证的工具主要有dracula和diva。
Dracula 为独立的验证工具, 不仅可以进行设计规则验证(DRC) , 而且可以完成电学规则验证(ERC)、版图与电路验证(LV S)、寄生参数提取(L PE) 等一系列验证工作, 功能强于Diva。