下一代新型半导体器件及工艺基础研究.docx

下一代新型半导体器件及工艺基础研究.docx

《下一代新型半导体器件及工艺基础研究.docx》由会员分享，可在线阅读，更多相关《下一代新型半导体器件及工艺基础研究.docx（6页珍藏版）》请在冰豆网上搜索。

下一代新型半导体器件及工艺基础研究

下一代新型半导体器件及工艺基础研究

微电子技术无论是从其发展速度和对人类社会生产、生活的影响，都可以说是科学技术史上空前的，微电子技术已经成为整个信息产业的基础和核心。

自1958年集成电路发明以来，为了提高电子集成系统的性能，降低成本，集成电路的特征尺寸不断缩小，制作工艺的加工精度不断提高，同时硅片的面积不断增大。

40多年来，集成电路芯片的发展基本上遵循了摩尔定律，即每隔三年集成度增加4倍，特征尺寸缩小√2倍。

集成电路芯片的特征尺寸已经从1978年的10／xm发展到现在的0．13-0．10txm；硅片的直径也逐渐由2英寸、3英寸、4英寸、6英寸、8英寸发展到12英寸。

在这期间，虽然有很多人预测这种发展趋势将减缓，但微电子产业发展的事实证实了Moore的预言，而且根据预测，微电子技术的这种发展趋势至少在今后10多年内还将继续下去，这是其它任何产业都无法与之比拟的。

现在，0．13lam的CMOS工艺技术已进人大生产，0．04微米乃至0．01微米的器件已在实验室中制备成功，研究工作已进入亚0．1lam技术阶段，相应的栅氧化层厚度只有2．0-1．0nm。

预计到2014年，特征尺寸为0．035lam的电路将投入批量生产。

2000年以来，虽然世界微电子产业进入低谷，即使如此，但从微电子技术发展方面来讲，微电子却进入了一个快速发展的阶段。

自1999年以来，原来集成电路工艺每3年提升一代的规律在进入21世纪后变为两年提升一代，这说明全球的微电子产业正在借这一轮微电子产业不景气的空隙做技术上的储备，为迎接新一轮微电子产业的快速发展作着积极的准备。

近年来，虽然国际微电子产业处于低谷，但中国的微电子产业却一枝独秀，仍然保持着每年30％以上的递增速度。

特别是随着中芯国际、华虹NEC、天津Motorola等一批大规模、高水平集成电路制造企业的建成，国际上先进的半导体工艺正被迅速地直接引入到我国，制造工艺技术达到了0．25、0．18甚至0．13lam工艺水平，因此可以说我国微电子产业已经进入了一个跳跃式发展阶段。

为了加强我国微电子产业的竞争力，北京大学、中国科学院微电子中心、清华大学、中国科学院半导体研究所、中国科学院上海微系统与信息技术研究所等单位共同提出了973项目"系统芯片（SystemOnaChip）中新器件新工艺基础研究"，致力研究下一代SOC发展过程中遇到的半导体新器件新工艺领域的基础科学问题。

本文介绍的主要内容就是我们在该973项目研究中取得的部分新器件、新工艺方面的研究成果。

MILC平面双栅器件

双栅器件独特的优点已被公认为纳米量级器件的优选结构，平面双栅器件由于白对准双栅技术的问题一直处于探索之中，虽然已提出一些方法，如激光退火，选择外延生长，侧向外延生长等，但都非常复杂，成本也很高，而得到的器件的寄生电阻比预期高很多。

在平面双栅器件工艺集成技术方面一直是一个研究热点。

我们利用MILC和高温退火技术提出了一种新的简单的自对准双栅MOS晶体管制备技术，为平面双栅器件的实现提供了新的思路。

图1为我们得到的单晶自对准双栅MOS晶体管的电流电压特性曲线。

为比较起见，我们在同一工艺过程中，制作了常规单栅SOlMOS晶体管。

双栅器件的沟道长度、沟道宽度、栅氧化层厚度以及沟道区硅膜的厚度分别为0．36μm、0．72μm、lOnm和40nm，测量得到的有效电子迁移率、亚阈值斜率以及阈值电压分别为316cm2／V-s、69．3mV／dec和0．17V；单栅SOlMOS晶体管的有效载流迁移率和亚阈斜率分别为327cm2／V-s和68．7mV／dec。

可见，新结构双栅器件的有效载流子迁移率和亚阈值区特性已经非常接近单栅SOIMOS晶体管。

难熔金属栅CMOS器件

当多晶硅栅MOSFET栅长缩小到亚0．1μm和栅氧化层厚度减薄到3．0nm以下时，过高的栅电阻、日益严重的硼穿透现象和多晶硅栅耗尽效应成为进一步提高CMOS器件性能的瓶颈，而难熔金属栅则会成为目前可以想象的最有希望的替代技术，用金属作栅电极，可以从根本上消除B穿透现象和栅耗尽效应，同时获得非常低的栅电极薄层电阻。

我们采用W／TiN复合金属栅新结构成功地研制出性能优良的难熔金属栅CMOS器件，为今后开发金属栅MOS器件奠定了基础。

图2给出了我们研制的栅长为90nm的W／TiN复合金属栅CMOS器件的ID-V，亚阈值特性曲线。

改进型垂直沟道双栅器件

双栅器件由于增加了一个栅的控制能力，可以改善器件特征尺寸缩小后带来的很多问题，双栅器件可以获得高电流驱动能力，短沟效应可以控制得很好，器件关态电流较小，亚阈值斜率陡直，因此双栅器件被认为是下几个技术代采用的器件结构。

我们在大量研究各种双栅器件的基础上，提出了改进型垂直沟道双栅器件结构，并提出了新的工艺集成方案。

该器件结构采用的是硅台技术，与外延工艺相比，这种工艺相对简单，易于实现自对准的双栅结构，易于与传统IC工艺兼容。

该结构的特点主要有：

（1）首次在垂直沟道双栅器件中引入LDD结构，进一步提高了器件性能；

（2）首次在垂直沟道双栅器件中引入HALO结构，使得在短沟器件中实现沟道方向上非均匀掺杂成为可能，有利于在抑制穿通、降低泄漏电流的同时提高驱动电流；（3）设计了栅体相连的垂直沟道栅控混合管器件，以实现动态阈值，解决提高速度与降低功耗的固有矛盾；（4）该结构有利于降低自加热效应和浮体效应。

DSOI器件

由于SOI技术减小了源漏的寄生电容，SOl电路的速度相对于传统体硅电路有了很大的提高，同时SOl器件还具有短沟道效应小、特别适合于低压低功耗电路、工艺简单等一系列优点，因此国内外很多微电子学家预测，SOl技术将成为硅集成电路技术的主流工艺。

然而SOl器件也存在着浮体效应和自热效应等严重的问题，从而大大限制SOl技术的推广应用。

由于埋氧的热导率很低，使得SOl器件的热阻很大，因而SOl器件存在着自热效应，使得SOl器件工作时的温度过高，从而使迁移率降低，影响了器件的性能。

为了消除这一效应，提出了新的器件结构DSOI，如图3所示，即源漏下方有埋氧而沟道下方没有埋氧的新的器件结构。

这种结构既保留了原SOl器件源漏电容较小的特点，又有利于器件的散热，从而具有良好的性能，同时由于沟道下方没有埋氧，因而DSOI器件的沟道与衬底之间是导通的，该器件可以克服浮体效应。

我们已经成功地制作出性能优良的DSOI器件。

图4为是DSOI、普通SOl、体硅三种结构器件的输出特性比较。

DSOI器件的饱和电流在小的栅压下小于SOl和体硅器件。

这是由于过渡区引起栅的弯曲造成的。

在高的栅压和漏端电压下，SOl器件的电流由于自热效应下降明显，低于同样情况下的DSOI器件。

这证明了DSOI器件有良好的热特性。

SON器件

SOl器件已经被列入下几个技术代的优选器件结构之一，但由于其存在固有的埋氧二维电场效应及自加热效应，使它的应用受到限制。

通过我们的研究发现，采用SON技术可以改进这些问题，同时获得更好的性能。

与SOl器件相比，SON（Silicon-on-Nothing）MOS器件由于埋介质层介电常数的减小，大大减小了埋氧二维电场效应的影响，短沟效应、DIBL效应可以大大降低，可以获得较为陡直的亚阈值斜率，而且可以通过控制硅膜厚度和背面介质层厚度，得到很好的短沟特性，同时可以改善SOl器件的自加热效应，被认为是代替SOI技术的一个首选结构。

图5给出了SON与SOl器件输出特性的对比，两种器件的阈值电压调整到使得器件在漏电压为Vns=O．5V时lr：

lOnA／lxm。

两种器件的沟道长度均为L=O．051xm，硅膜厚度为10nm。

从图中可以看出，SON器件有更大的驱动电流。

n沟SOI特基势垒晶体管

肖特基势垒隧道晶体管（SchottkyBarrierTun-aeling-effectTransistor，简称sBTr）是一种基于新的工作原理的MOSFET。

和传统的MOSFET相比只是利用金属硅化物形成的肖特基结取代了原来的源漏pn结。

当器件尺寸缩小到亚0．11xm以后，由于两个肖特基结的势垒相互影响，使得V（；二0时的源漏隧穿电流可以变得很小，而较大的V（；町以调节势垒形状，使肖特基势垒变薄，从而可以保证较大的源漏电流，形成明显的开关态电流比。

SBTF是通过栅压调节源肖特基势垒的厚薄实现关断和开启、通过积累层实现导通的。

我们已经在SOl衬底上制备了沟道长度分别为100nm和60nm的SBTF，其中源漏接触区的硅化物采用了Comi2。

栅线条的刻蚀是利用开发的新型侧墙图形转移技术。

采用该技术制备亚0．1微米栅条，目前初步流片工作已经完成，得到的实验结果如图6，不是很理想，有待从参数选取、工艺上进一步改进，

栅长为70nm的CMOS器件

为了制作亚100nm半导体器件，在器件制备工艺技术方面做了大量工作，例如，已经成功开发了多种制备亚50nm多晶硅细线条的新方法，采用电子束光刻加灰化工艺已经得到了最细为31nm的多晶硅细线条，利用侧墙转移技术已经成功得到了40nm的多晶硅细线条等，为我们今后开展亚50nm器件和电路的研制奠定了基础。

已经开发出了高质量的2．0nm和1．5nm强化氮化超薄栅氧化介质膜制备工艺，并深入研究了超薄栅介质的特性。

创新地把''N'注入硅衬底再氧化的技术用到2．0nm和1．5nm的氮化氧化栅介质膜的制备』：

，获得了比通常N20退火氮化氧化膜更薄、更优良的介质膜。

在应用大量新工艺技术的基础上初步进行了工艺集成方面的工作，已经成功实现了性能优良的栅长为70nm的体硅器件：

和环振、栅长为150nm的凹陷沟道S01器件和环振，并初步实现了双栅自对准器件、垂直沟道器件等多种新型结构器件的制备。

图7为栅长70nm的MOS器件的SEM照片，图8为70nm器件的转移特性曲线。

结论

以上介绍的只是本项目研究过程中取得的部分阶段性成果，虽然有些结果还比较初步，但已经看出了这些结构潜在的优势，相信通过更深入的研究工作，进一步优化工艺参数和结构参数，必将可以得到更为理想的结果。

特别说明：

本文介绍的成果是973项目"系统芯片（SystemOnAChip）中新器件新工艺基础研究"的成员单位北京大学、中国科学院微电子中心和清华大学的数十位研究人员共同取得的，特此说明。

本文摘自《中国集成电路》