ALLEGRODRC错误代码.docx

上传人:b****6 文档编号:8741869 上传时间:2023-02-01 格式:DOCX 页数:18 大小:27.56KB
下载 相关 举报
ALLEGRODRC错误代码.docx_第1页
第1页 / 共18页
ALLEGRODRC错误代码.docx_第2页
第2页 / 共18页
ALLEGRODRC错误代码.docx_第3页
第3页 / 共18页
ALLEGRODRC错误代码.docx_第4页
第4页 / 共18页
ALLEGRODRC错误代码.docx_第5页
第5页 / 共18页
点击查看更多>>
下载资源
资源描述

ALLEGRODRC错误代码.docx

《ALLEGRODRC错误代码.docx》由会员分享,可在线阅读,更多相关《ALLEGRODRC错误代码.docx(18页珍藏版)》请在冰豆网上搜索。

ALLEGRODRC错误代码.docx

ALLEGRODRC错误代码

ALLEGRO-DRC-错误代码

 (2013-01-0410:

54:

48)

转载▼

标签:

 

杂谈

Q:

Allegra中颜色设置好以后,应该可以导出相关设置文件,下次碰到不同设置的板子,看着难受就可以直接读入自己的文件改变设置了

A:

16.2版本的可以这样做:

file->export->parameters,选中颜色就行了,其它的参数一样可以保存。

Q:

ALLEGRO自动布线后,为直角.如何调整成45度角走线

A:

  ROUTE–GLOSS—PARAMETERS—CONVERTCORNETTOARC

一、群组布线;群组布线包括总线布线和一次布多外Trance.

1.一次布多个Trance.鼠标左键进行选择多外PIN,或VIA.同时可以在布线过程中用右键切换到单线模式。

群组布线只能在一个层中,不允许打过孔。

也可以在群组布线过程中,右键,“CHANGEControlTrace”

CadenceCIS即原理图中,放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮)

5.ALLEGRO出光绘文件前,最好加个PHOTO_OUTLINE,确认输出光绘文件的范围

Class:

manufacture—Subclass:

photoplotoutline

6.   光绘设置详解

ALLEGRO  标注  1.dimensionlinear:

对于比较规则,简单的板子,通常采用.

2.dimensiondatum:

对于较复杂的板子可以采用。

先确定一个基准点,接下来对每个点所标注的数据都是相对基准点的坐标值。

Manufacture——dimension/draft—–dimensionlinear/dimensiondatum

2.

表层铺铜时,由于铺铜和PIN的间距问题,在PIN和PIN之间经常产生一些尖角。

产生这种原因的解决办法:

一。

一个一个修改Boundary

二。

直接操作:

在AddShape后,shape—parameters里,CreatepinVoids选中INline

3.

倒角

Manufacture——dimension/draft――Fillet  圆角

Manufacture——dimension/draft――Chamfer  斜角

以上操作只对LINE画的外框有效,而对Shape无效。

4.

实时显示走线的长度

Setup—userPreferences   ETC栏中勾选  ALLEGROetchlengthon

5.

LAYOUT中,使用AUTORename

具体操作:

首先将不需要Rename的元件FIXED然后选择:

logic—–autorenameRefdes—rename………..

6.Display

SETUP——userpreference——………

7.ALLEGRO中如何查找元件:

、用Display —-element或都-Display—–Highlight然后在FIND标签中的”FINGBYNAME”下拉SYMBOL,填入所查找的元件编号,ENTER。

8.

重复点:

依据板子外形OUTLINE画出Route-keepin等层时(相当于Shape)做法:

Shape—composeshape.FIND标签中过虑器选择好。

点选外框线。

最后选择DONE可以完成操作。

9.

文件中的所有线束看起来都是一个的大小,原因是(15.X版本)Setup-userpreference  中。

DISPLAY中的nolinewidth  被勾选上。

只需去掉勾选即可。

10

ORCAD,原理图库的中管脚名称不能重复。

(电源管脚除外)设置成电源管脚时,只需将管脚属性设置成POWER.

Allegro设计PCB经验

1、做元器件封装时,没有电气连接的焊盘,定义pinnumber应该为多少?

答:

放焊盘时,应该选择Mechanical

2、在allegro中,如何加泪滴?

答:

1.要先打开所有的走线层,执行命令route->gloss->parameters..,出现对话框,点选padandTconnectionfillet,再点其左边的方格,点选circularpads,pins,vias,Tconnections./OK/GLOSS即可。

2.route->gloss->addfillet

 

注:

无论加泪滴还是删掉泪滴,一定要先打开所有的走线层,否则,没打开的走线层就不会有执行

3、

(1)尺寸标注最好用1×0.3大小的箭头,设置为:

arrow->3point

headlength:

1.0

headwidth:

0.3

(2)尺寸标注文本设置为:

Textblock:

3

 

4、问:

Allegro层的切换用什么快捷键呀?

用”-”"+”号切换!

5、如何实现线框的COPY?

做元器件封装时,有没有办法把PackageGeometry->silkscreen_top的线COPY到PackageGeometry->Assembly_top?

选copy,点中silkscreen线框,把复制的线框拖离原线框,然后再change到assembly,把assembly线框mov回原线框位置,完成复制。

6、Display_Top层、Assemble_Top层和Silkscreen_Top层有什么区别?

7、做元器件封装时,焊盘能不能更换?

不是删除再放.比如:

smd91x17.pad换成smd91x16b.pad。

然后点击Replace。

8、差分线、蛇型线、等长线这三类线如何设置?

又是如何画出来的?

9、盲孔(Blindvias)是将几层内部PCB与表面PCB连接,不须穿透整个板子,埋孔(Buriedvias)则只连接内部的PCB。

10、能否只关闭覆铜而保留走线(etch)?

可以!

点SETUP菜单下的UersPreference…(参数设置)选项,选择右边SHAPE选项把no_shape_filt勾上。

11、做元件怎么改放好的焊盘编号?

打开Pin_Number层,用Edit–>Text来修改。

12、怎样在allegro里把PCB板整个旋转90度呢?

选中MOVE命令(在Options下面的Point选择UserPick,在Find里勾上所有你要的)

右击选中TempGroup

选中整个板子(也可选择你需要的一部分或几部分)

右击选中Complete

点击一点作为UserPick

右击选中Rotate

就可以旋转了

13、在Allegro中,如何设置不同网络有不同的颜色?

hilight—在旁边控制栏里面的options选颜色,在finder里面勾net,输入要高亮的网络名,或直接点网络飞线。

14、对整修原理图重新编号

Tools–Annotate…

15、怎么把一个元件分成两部分画?

Capture绘制元件库时,怎么分成part1、part2?

点选菜单View下面的Nextpart就可以了!

在新建库下面有个packagetype选项.

homogeneous:

同类的.

heterogeneous:

不同类的,异类的.

若你想做两个相同的PART,则选择第一项,同时将partsperPKG.改为2,即可.若你想做两个不同的PART,则选择第二项,同时将partsperPKG.改为2,即可.

16、在原理图中画好的器件,现在在库中修改了,怎么才能把它在原理图中更新(不通过删除原来的器件,重新放置)?

17、在allegro中,如何锁定元器件?

点击选择要锁定的元器件。

18、allegro中,在关了网络飞线的情况下,移动元器件时,能否显示网络飞线?

只要这两个都不打勾,本来显示了飞线,然后,移动时是可以显示飞线的

19、装配层assembly与丝印层silkscreen都要放置元件序号吗?

IC元件必須在裝配面(Assembly)及丝印SilkScreen面製作ReferenceDesignators(RefDes),选择“Layout”——“Labels”——“RefDes”便可以在options中设置了,Assembly之RefDes放在元件內,Silkscreen之RefDes放在元件外。

问:

铺铜部分有没有单独的显示设置.我想把铺铜关隐了.

答:

可以只显示轮廓吧   setup—-user———pre……..SHApe——-display_fill  勾选noshape_fill这样铺铜只显示轮廓

 

 

 

ALLEGRO  拼板

可能不是叫拼版,只是叫合并。

不过我觉得效果是一样的。

把一块pcb与另一块pcb合并的方法(net还在)

1,打开pcb1,在tools选择createmodule,然后选中整个pcb,在命令行里输入pickorigin。

生成*.mdd文件,放在pcb2的目录下

2,打开pcb2,在place选择manually,在advancedsetting内勾上library。

在placementlist上的moduledefinitions会出现刚才生成的*.mdd文件

ALLEGRO使用(V16.2)-DRC错误代码对照

 

 

代码

相关对象

说明

单一字符代码

L

Line

走线

P

Pin

元件脚

V

Via

贯穿孔

K

Keepin/out

允许区域/禁止区域

C

Component

元件层级

E

ElectricalConstraint

电气约束

J

T-Junction

呈现T形的走线

I

IslandForm

被Pin或Via围成的负片孤铜

错误代码前置码说明

W

Wire

与走线相关的错误

D

Design

与整个电路板相关的错误

M

Soldemask

与防焊层相关的错误

错误代码后置码说明

S

Shape/Stub

与走线层的Shape或分支相关的错误

N

Not

Allowed

与不允许的设置相关的错误

W

Width

与宽度相关的错误

双字符错误代码

BB

BondpadtoBondpad

Bondpad之间的错误

BL

BondpadtoLine

Bondpad与Line之间的错误

BS

BondpadtoShape

Bondpad与Shape之间的错误

CC

PackagetoPackage

Package之间的Spacing错误

SymbolSoldermasktoSymbol

Soldermask零件防焊层之间的Spacing错误

DF

DifferentialPairLengthTolerance

差分对走线的长度误差过长

DifferentialPairPrimaryMaxSeparation

差分对走线的主要距离太大

DifferentialPairSecondaryMaxSeparation

差分对走线的次要距离太大

DifferentialPairSecondaryMaxLength

差分对走线的次要距离长度过长

DI

DesignConstraintNegativePlaneIsland

负片孤铜的错误

ED

Propagation-Delay

走线的长度错误

Relative-Propagation-Delay

走线的等长错误

EL

Max ExposedLength

走线在外层(TOP&BOTTOM)的长度过长

EP

MaxNetParallelismLength-DistancePair

已超过Net之间的平行长度

ES

MaxStubLength

走线的分支过长

ET

ElectricalTopology

走线连接方式的错误

EV

MaxViaCount

已超过走线使用的VIA的最大数目

EX

MaxCrosstalk

已超过Crosstalk值

MaxPeakCrosstalk

已超过PeakCrosstalk值

HH

HoldtoHoldSpacing

钻孔之间的距离太近

HW

DiagonalWiretoHoldSpacing

斜线与钻孔之间的距离太近

HoldtoOrthogonalWireSpacing

钻孔与垂直/水平线之间的距离太近

IM

ImpedanceConstraint

走线的阻抗值错误

JN

TJunctionNotAllowed

走线呈T形的错误

KB

RouteKeepin

toBondpad

Bondpad在Keepin之外

Routekeepout

toBondpad

Bondpad在keepout之内

ViaKeepout

to

Bondpad

Bondpad在ViaKeepout之内

KC

PackagetoPlaceKeepinSpacing

元件在PlaceKeepin之外

PackagetoPlaceKeepoutSpacing

元件在PlaceKeepout之内

KL

LinetoRouteKeepinSpacing

走线在RouteKeepin之外

LinetoRouteKeepoutSpacing

走线在RouteKeepout之内

KS

ShapetoRouteKeepinSpacing

Shape在RouteKeepin之外

ShapetoRouteKeepoutSpacing

Shape在RouteKeepout之内

KV

BBViatoRouteKeepinSpacing

BBVia在RouteKeepin之外

BBViatoRouteKeepoutSpacing

BBVia在RouteKeepout之内

BBViatoViaKeepoutSpacing

BBVia在ViaKeepout之内

TestViatoRouteKeepinSpacing

TestVia在RouteKeepin之外

TestViatoRouteKeepoutSpacing

TestVia在RouteKeepout之内

TestViatoViaKeepoutSpacing

TestVia在ViaKeepout之内

ThroughViatoRouteKeepinSpacing

ThroughVia在RouteKeepin之外

ThroughViatoRouteKeepoutSpacing

ThroughVia在RouteKeepout之内

ThroughViatoViaKeepoutSpacing

ThroughVia在ViaKeepout之内

LB

MinSelfCrossingLoopbackLength

LL

LinetoLineSpacing

走线之间太近

LS

LinetoShapeSpacing

走线与Shape太近

LW

MinLineWidth

走线的宽度太细

MinNeckWidth

走线变细的宽度太细

MA

SoldermaskAlignmentErrorPad

SoldermaskTolerance太小

MC

Pin/ViaSoldermasktoSymbolSoldermask

Pad与SymbolSoldermask之间的错误

MM

Pin/ViaSoldermasktoPin/ViaSoldermask

Pad

Soldermask之间的错误

PB

PintoBondpad

Pin与Bondpad之间的错误

PL

LinetoSMDPinSpacing

走线与SMD元件脚太近

LinetoTestPinSpacing

走线与Test元件脚太近

LinetoThroughPinSpacing

走线与Through元件脚太近

PP

SMDPintoSMDPinSpacing

SMD元件脚与SMD元件脚太近

SMDPintoTestPinSpacing

SMD元件脚与Test元件脚太近

TestPintoTestPinSpacing

Test元件脚与Test元件脚太近

TestPintoThroughPinSpacing

Test元件脚与Through元件脚太近

ThroughPintoSMDPinSpacing

Through元件脚与SMD元件脚太近

ThroughPintoThroughPinSpacing

Through元件脚与Through元件脚太近

PS

ShapetoSMDPinSpacing

Shape与SMD元件脚太近

ShapetoTestPinSpacing

Shape与Test元件脚太近

ThroughPintoShapeSpacing

Through元件脚与Shape太近

PV

BBViatoSMDPinSpacing

BBVia与SMD元件脚太近

BBViatoTestPinSpacing

BBVia与Test元件脚太近

BBViatoThroughPinSpacing

BBVia与Through元件脚太近

SMDPintoTestViaSpacing

SMDPin与TestVia太近

SMDPintoThroughViaSpacing

SMDPin与ThroughVia太近

TestPintoTestViaSpacing

TestPin与TestVia太近

TestPintoThroughViaSpacing

TestPin与ThroughVia太近

TestViatoThroughPinSpacing

TestVia与ThroughPin太近

ThroughPintoThroughViaSpacing

ThroughPin与ThroughVia太近

RC

PackagetoHardRoom

元件在其他的Room之内

RE

MinLengthRouteEndSegmentat135Degree

MinLengthRouteEndSegmentat45/90Degree

SB

135DegreeTurntoAdjacentCrossingDistance

90DegreeTurntoAdjacentCrossingDistance

SL

MinLengthWireSegment

MinLengthSingleSegmentWire

SN

AllowonEtchSubclass

允许在走线层上

SO

SegmentOrientaion

BB

BondpadtoBondpad

Bondpad之间的错误

SS

ShapetoShape

Shape之间的错误

TA

MaxTurnAngle

VB

ViatoBondpad

Via与Bondpad之间的错误

VG

MaxBBViaStaggerDistance

同一段线的BBVia之间的距离太长

MinBBViaGap

BBVia之间太近

MinBBViaStaggerDistance

同一段线的BBVia之间的距离太近

Pad/PadDirectConnect

Pad在另一个Pad之上

VL

BBViatoLineSpacing

BBVia与走线太近

LinetoThroughViaSpacing

走线与ThroughVia太近

LinetoTestViaSpacing

走线与TestVia太近

VS

BBViatoShapeSpacing

BBVia与Shape太近

ShapetoTestViaSpacing

Shape与TestVia太近

ShapetoThroughViaSpacing

Shape与ThroughVia太近

VV

BBViatoBBVia

Spacing

BBVia之间太近

BBViatoTestViaSpacing

BBVia与TestVia太近

BBViatoThroughViaSpacing

BBVia与ThroughVia太近

TestViatoTestViaSpacing

TestVia之间太近

TestViatoThroughViaSpacing

TestVia与ThroughVia太近

ThroughViatoThroughViaSpacing

ThroughVia之间太近

WA

MinBondingWireLength

BondingWire长度太短

WE

MinEndSegmentLength

MinLengthWireEndSegmentat135Degree

MinLengthWireEndSegmentat45/90Degree

WI

MaxBondingWireLength

BondingWire长度太长

WW

DiagonalWiretoDiagonalWireSpacing

斜线之间太近

DiagonalWiretoOrthogonalWireSpacing

斜线与垂直/水平线之间的距离太近

OrthogonalWiretoOrthogonalWireSpacing

垂直/水平线之间的距离太近

WX

MaxNumberofCrossing

MinDistancebetweenCrossing

XB

135DegreeTurntoAdjacentCrossingDistance

90DegreeTurntoAdjacentCrossingDistance

XD

ExternallyDeterminedViolation

XS

CrossingtoAdjacentSegmentDistances

 

 

 

allegro布线完成后

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 党团工作 > 入党转正申请

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1