PanelLink.docx - 冰豆网

资源描述

PanelLink.docx

《PanelLink.docx》由会员分享，可在线阅读，更多相关《PanelLink.docx（26页珍藏版）》请在冰豆网上搜索。

PanelLink.docx

PanelLink

Panel-Link

1.PanelLink概述

1.1PanelLink的介紹

PanelLink是SiliconImage公司提出的一種接口技術,它基於TMDS協定作為基本電氣連接,將按TMDS協定編碼後視頻信號通過解碼IC解碼後送給數位顯示設備。

其工作過程是先將從DVI接口輸入的TMDS信號轉換為TTL電平，然後再將TTL電平信號轉換為LVDS信號輸出到Panel中進行顯示。

本PanelLink專案採用了常用的DVI接口作為信號傳輸接口，從DVI接口輸入的視頻信號通過SiI1161解碼後，再通過SN75LVDS83將TTL電平信號轉換為LVDS電平信號輸出到Panel。

1.2DVI接口介紹

1.2.1DVI接口概述

數位視頻接口DVI（DigitalVideoInterface）是由DDWG推出的接口標準。

它用來傳輸未經壓縮的高清晰度數位信號，是目前最典型的數位視頻接口之一，可以用於計算機的數位圖形信號和數位電視視頻信號，它可以支持1600*1200/85Hz的UXGA和2048*1536/75Hz的QXGA計算機顯示格式以及720p、1080i、1080p等高清晰度數位電視信號。

目前有DVI-D和DVI-I兩種不同的接口形式。

DVI-D只有數位接口，DVI-I有數位和類比接口。

表1和表2為這兩種接口的引腳說明。

DVI-D：

SignalAssignment

TMDSData2-

TMDSData1-

TMDSData0-

TMDSData2+

TMDSData1+

TMDSData0+

TMDSData2/4Shield

TMDSData1/3Shield

TMDSData0/5Shield

TMDSData4-

TMDSData3-

TMDSData5-

TMDSData4+

TMDSData3+

TMDSData5+

DDCClock

+5VPower

TMDSClockShield

DDCData

Ground（for+5V）

TMDSClock+

NoConnect

HotPlugDetect

TMDSClock-

表1.DVI-D引腳的說明

DVI-I：

SignalAssignment

TMDSData2-

TMDSData1-

TMDSData0-

TMDSData2+

TMDSData1+

TMDSData0+

TMDSData2/4Shield

TMDSData1/3Shield

TMDSData0/5Shield

TMDSData4-

TMDSData3-

TMDSData5-

TMDSData4+

TMDSData3+

TMDSData5+

DDCClock

+5VPower

TMDSClockShield

DDCData

Ground（for+5V）

TMDSClock+

AnalogVerticalSync

HotPlugDetect

TMDSClock-

AnalogRed

AnalogGreen

AnalogBlue

HorizontalSyncAnalog

AnalogGround

表2.DVI-I引腳的說明

其中C1:

類比視頻信號三基色信號線中的紅

C2:

類比視頻信號三基色信號線中的綠

C3:

類比視頻信號三基色信號線中的藍

C4:

類比視頻信號（水準掃描）行同步信號

C5:

類比視頻信號地線

8Pin:

類比視頻信號（垂直掃描）場同步信號

DVI標準包括支持HDCP的内容，也包括支持VESA組織的EDID（ExtendedDisplayIdentificationData擴展顯示識別數據）和DDC（Datadisplaychannel顯示數據通道，用於讀出EDID）。

1.2.2DVI接口的工作原理

DVI是基於TMDS（TransitionMinimizedDifferentialSignaling，轉換最小差分信號）技術來傳輸數位信號，TMDS運用先進的編碼演算法把8bit數據（R、G、B中的每路基色信號）通過最小轉換編碼為10bit數據（包含行場同步信號、時鐘信號、數據DE、糾錯等），經過DC平衡後，採用差分信號傳輸數據，它和LVDS、TTL相比有較好的電磁相容性能，可以用低成本的專用電纜實現長距離、高品質的數位信號傳輸。

TMDS技術的連接傳輸結構如圖1所示。

圖1.TMDS連接傳輸結構

DVI數位信號傳輸有單連接（SingleLink）和雙連接（DualLink）兩種方式，對於單連接，僅用DVI接口的1/2、9/10、17/18腳傳輸，它的傳輸速率可達4.9Gbps，雙連接可達9.9Gbps。

對於DVI接口更為關鍵的是EDID編程和HDCP功能的實現，EDID是為PC顯示器設置的優化顯示格式數據規範，存儲在顯示器中專用的1Kb的EEROM存儲器中（即EDID信息結構是128Byte）；HDCP系統是DVI接口中，在發送設備（即主機）和接收設備間保護數位信號正常合法傳輸，防止非法接收的一種加密系統。

圖2為DVI接口系統工作流程。

圖2.DVI接口系統工作流程

從圖2中可以看出，當DVI接口的熱插拔腳為高電平時，認為此時物理連接開始，信號發送端通過DDC數據線訪問存儲器中的EDID信號，以確定顯示器的相關顯示屬性，如果EDID正確後主機再進行HDCP確認和發送HDCPKEY信號，只有當HDCP通過鑒定後才進行數據傳輸；在這兩個環節中只要一個環節出錯就表示DVI物理連接失敗而中止數據傳輸。

只有EDID和HDCP都實現後，DVI接口才是真正的數位接口。

通過以上介紹，可以歸納出DVI接口的優點與缺點。

DVI接口的主要優點有：

1.可以傳輸大容量的高清晰度數位電視信號，適用于各種平板顯示器接口，包括各種平板電視機；

2.採用了HDCP技術，具有防複製功能；

3.具有分辨率自動識別和縮放功能；

4.可以兼容類比電視信號的傳輸。

DVI接口的主要缺點有：

1.體積大，不適用於便擕式設備；

2.只能傳輸數位RGB基色信號，不支持色差信號Y、Pb、Pr傳輸；

3.只支持8比特的RGB基色信號傳輸，不支持更高量化級的數位視頻信號；

4.不能傳輸數位音頻信號。

1.3LVDS信號的介紹

LVDS（LowVoltageDifferentialSignaling，低電壓差分信號）是一種低擺幅的差分信號技術，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低雜訊和低功耗。

LVDS傳輸支援速率一般在155Mbps（大約為77MHZ）以上。

1.3.1LVDS信號傳輸組成

圖3.LVDS信號傳輸組成

LVDS信號傳輸一般由三部分組成（如圖3所示）：

差分信號發送器，差分信號互聯器，差分信號接收器。

差分信號發送器：

將非平衡傳輸的TTL信號轉換成平衡傳輸的LVDS信號。

差分信號接收器：

將平衡傳輸的LVDS信號轉換成非平衡傳輸的TTL信號。

差分信號互聯器：

包括聯接線（電纜或者PCB走線），終端匹配電阻。

按照IEEE規定，電阻為100歐。

通常可選擇為100，120歐。

1.3.2LVDS信號電平特性

LVDS物理介面使用1.2V偏置電壓作為基準，提供大約400mV擺幅。

LVDS驅動器由一個驅動差分線對的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω的匹配電阻，並在接收器的輸入端產生大約350mV的電壓。

電流源為恒流特性，終端電阻在100―120歐姆之間，則電壓擺動幅度為：

3.5mA*100=350mV；3.5mA*120=420mV。

1.3.3LVDS信號抗干擾特性

從差分信號傳輸線路上可以看出，若是理想狀況，線路沒有干擾時，

在發送側，可以形象理解為：

IN=IN+-IN-

在接收側，可以理解為：

IN+-IN-=OUT

所以：

OUT=IN

在實際線路傳輸中，線路存在干擾，並且同時出現在差分線對上，

在發送側，仍然是：

IN=IN+-IN-

線路傳輸干擾同時存在於差分對上，假設干擾為q，則接收則：

（IN++q）-（IN-+q）=IN+-IN-=OUT

所以：

OUT=IN，雜訊被抑止掉。

LVDS接收器可以承受至少±1V的驅動器與接收器之間的地的電壓變化。

由於LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的雜訊之和，在接收器的輸入端相對於接收器的地是共模電壓。

這個共模範圍是：

+0.2V～+2.2V。

建議接收器的輸入電壓範圍為：

0V～+2.4V。

1.4PanelLink的架構

本PanelLink專案採用了常用的DVI接口作為信號傳輸接口，下圖為本PanelLink專案的架構圖。

圖4.PanelLink架構圖

從圖4中可以看出，本塊PanelLink採用SiI1161作為TMDS信號的解碼晶片，它將接收到的TMDS信號數據由10bit到8bit的接收與解碼，輸出24bit分量信號和行、場同步信號以及時鐘信號。

EEPROM（24LC02）用來存儲128Byte的EDID信號，其中存儲關於顯示器的性能參數方面的數據（包括供應商信號、最大圖像大小、顏色設置、廠商預設置、頻率範圍的限制以及顯示器名和序列號的字符串）。

SN75LVDS83是一顆信號電平轉換IC,其作用是用來將從SiI1161輸出的TTL電平信號轉換為LVDS電平信號輸出到Panel；AIC1117-33CY是電壓轉換IC，它將從DVI接口輸入的5V電壓轉換為3.3V為SiI1161和SN75LVDS83供電，其中24LC02由DVI接口輸入的5V直接供電。

2.主要IC介紹

本PanelLink專案主要採用的IC有SiI1161和SN75LVDS83，下面分別這兩顆IC的功能來做一定的介紹。

2.1SiI1161的介紹

2.1.1SiI1161的主要功能

SiI1161晶片可用於各種平板顯示器件中，最高可支持的解析度為UXGA（1600*1200），接收數據時採用時間錯開的方式減少電磁干擾。

SiI1161可工作于單像素或雙像素模式，採用高速CMOS工藝，3.3V供電，100腳LQFP表面貼裝，簡化了PC機與顯示器的接口設計。

SiI1161的主要功能：

（1）3.3V核心電壓；

（2）採用時間錯開的方式減少地線反彈；

（3）支持同步監測和熱拔插機制；

（4）支持長達5m的雙絞線；

（5）與DVI1.0相容；

（6）支持雙鏈路模式，最高支持330pixel／s。

2.1.2功能模塊圖

SiI1161支持24或48bit的數據圖元輸出，即支持每時鐘單圖元信號或每時鐘雙信號；最高可支持的解析度為UXGA。

它的功能模塊圖如圖5所示。

圖5.SiI1161的功能模塊圖

SiI1161中的PLL用來抑制和排除時鐘通道中的信號抖動，同時PLL電路還產生4路不同相位的，頻率為10倍於輸入時鐘信號的採樣時鐘，控制三基色通道的鎖存器，以實現4倍過採樣技術。

內部鎖相環回路從時鐘通道獲得同步時鐘，為後繼的TMDS碼元數據恢復，像素時鐘同步以及TMDS信號解碼提供參考時鐘，將10位元的串列TMDS編碼解碼成8位元並行的像素數據以及相應控制信號，並從輸出接口電路將像素數據、控制信號、場同步信號和行同步信號並行輸出送到後級灰度調製電路。

SiI1161通過檢測DE信號的狀態變換來確定鏈路的啟動狀態，如圖6所示，在像素數據時鐘為165MHz的情況下，經過25個DE週期後，若DE狀態沒有變化，則認為鏈路未啟動，SCDT輸出為0；在SCDT=0的情況下100ms內，如果像素時鐘有變化，則認為鏈路已啟動，SCDT輸出為1。

因此同步檢測信號SCDT可以直接和輸出驅動器電源控制端PDO相連接，這樣就可以讓晶片自動根據鏈路的啟動情況來管理輸出驅動電源供給。

SiI1161的PD用於控制整塊晶片的電源供給，如圖7所示，當PD為高電平時，晶片正常工作；當PD為低電平時，晶片的所有輸出引腳輸出為高阻態。

推薦通過一個100Ω的電阻和電源連接。

圖6.DE有效或無效時SCDT的波形

圖7.PD無效時的輸出控制、數據信號

2.1.3SiI1161管腳功能說明

類型

符號

功能

電壓值

引腳

輸出

QE0-QE23

QO0-QO23

ODCK

HSYNC

VSYNC

CTL1-CTL3

24位偶數據輸出

24位奇數據輸出

輸出數據時鐘

數據輸出允許

行同步輸出

場同步輸出

通用控制輸出

3.3VCMOS

10-17,20-27,30-37

49-56,59-66,69-77

40-42

輸入

RX0+

RX0-

RX1+

RX1-

RX2+

RX2-

RXC+

RXC-

EXT_RES

TMDS電壓差分信號輸入數據對

匹配電阻連接端

類比差分電壓

控制

OCK_INV

PIXS

DFO

STAG_OUT

SCDT

PDO

ODCK極性控制

圖元輸出格式選擇

ODCK輸出格式選擇

數據輸出格式選擇

輸出驅動能力選擇

同步檢測輸出

輸出驅動掉電控制輸入

省電模式控制輸入

3.3VCMOS

100

電源

VCC

GND

OVCC

OGND

AVCC

AGND

PVCC

PGND

數字內核電源

數字內核接地

輸出部分電源

輸出部分接地

類比部分電源

類比部分接地

PLL部分電源

PLL部分接地

3.3V

6,38,67

5,39,68

18,29,43,57,78

19,28,45,58,76

82,84,88,95

79,83,87,89,92

其他

RESERVED

保留

3.3VCMOS

表3.SiI1161管腳功能說明

2.2SN75LVDS83的介紹

2.2.1SN75LVDS83的主要功能

SN75LVDS83顯示晶片組支持CRT/LCD同步顯示功能,同時也支持24位TTL/LVDSLCD面板顯示；它主要是將TTL電平信號轉為LVDS電平信號。

SN75LVDS83的主要功能有：

1.28:

4DataChannelCompressionatupto227.5MillionBytesperSecondThroughput

2.SuitedforSVGA,XGA,orSXGADisplayDataTransmissionFromControllertoDisplayWithVeryLowEMI

3.28DataChannelsandClock-InLow-VoltageTTL

4.4DataChannelsandClock-OutLow-VoltageDifferential

5.OperatesFromaSingle3.3-VSupplyWith250mW（Typ）

6.ESDProtectionExceeds6kV

7.5VTolerantDataInputs

8.SelectableRisingorFallingEdge-TriggeredInputs

9.PackagedinThinShrinkSmall-OutlinePackageWith20-MilTerminalPitch

10.ConsumesLessThan1mWWhenDisabled

11.WidePhase-LockInputFrequencyRange:

31MHzto68MHz

12.NoExternalComponentsRequiredforPLL

13.OutputsMeetorExceedtheRequirementsofANSIEIA/TIA-644Standard

14.ImprovedReplacementfortheDS90C581

2.2.2SN75LVDS83的功能模塊圖

SN75LVDS83的功能模塊圖如圖8所示.

圖8.SN75LVDS83的功能模塊圖

從圖8中可以看出，SN75LVDS83內包括4個7位移位寄存器，它能同時將4個7位元的並行信號通過移位寄存器後變成差分的串列信號輸出，輸出的差分時鐘信號頻率也變成原來的七倍。

2.2.3SN75LVDS83的引腳説明

類型

符號

功能

電壓值

引腳

輸入

D0-D22,D27

D23

D24

D25

D26

CLKIN

CLKSEL

/SHTDN

24位平板顯示數據輸入

平板電源控制輸入

平板顯示行同步輸入

平板顯示場同步輸入

平板允許輸入

平板移位元時鐘輸入

移位元時鐘有效邊沿選擇

省電控制輸入

3.3VCMOS

51,52,54-56,2-4,6-8,10-12,14-16,18-20,22-24,27

輸出

Y0M

Y0P

Y1M

Y1P

Y2M

Y2P

CLKOUTM

CLKOUTP

TMDS電壓差分信號輸出數據對

類比差分電壓

供電

VCC

GND

PLLVCC

PLLGND

LVDSVCC

LVDSGND

內核供電電源

內核接地

PLL部分供電電源

PLL部分接地

LVDS輸出部分供電電源

LVDS輸出部分接地

3.3V

1,9,26

5,13,21,29,53

33,35

36,43,49

表4.SN75LVDS83的引腳説明

3.EDID介紹

EDID（ExtendedDisplayIdentificationData）是一種VESA標準數據格式，其中包含有關監視器及其性能的參數，包括供應商信號、最大圖像大小、顏色設置、廠商預設置、頻率範圍的限制以及顯示器名和序列號的字串。

這些信號保存在display節中，用來通過一個DDC（DisplayDataChannel）與系統進行通信，這是在顯示器和PC圖形適配器之間進行的。

存儲在顯示器中專用的1Kb的EEROM存儲器中（即EDID信息結構是128Byte）。

表5為VESA標準中的EDID信息結構。

Address

No.bytes

Description

00h

Bytes

Header

00h

01h

FFh

02h

FFh

03h

FFh

04h

FFh

05h

FFh

06h

FFh

07h

00h

08h

Bytes

Vendor/ProductIdentification

08h

IDManufacturerName

0Ah

IDProductCode

0Ch

IDSerialNumber

10h

WeekofManufacture

11h

YearofManufacture

12h

Bytes

EDIDStructureVersion/Revision

12h

Version#

13h

Revision#

14h

Bytes

BasicDisplayParameters/Features

14h

VideoInputDefinition

15h

Max.HorizontalImageSize

16h

Max.VerticalImageSize

17h

DisplayTransferCharacteristic（Gamma）

18h

FeatureSupport

19h

Bytes

ColorCharacteristics

19h

Red/GreenLowBits

1Ah

Blue/WhiteLowBits

1Bh

Red-x

1Ch

Red-y

1Dh

Green-x

1Eh

Green-y

1Fh

Blue-x

20h

Blue-y

21h

White-x

22h

White-y

23h

Bytes

EstablishedTimings

23h

EstablishedTimings1

24h

EstablishedTimings2

25h

Manufacturer'sReservedTimings

26h

Bytes

StandardTimingIdentification

26h

StandardTimingIdentification#1

28h

展开阅读全文