B.R1C1>R2C2时，为“过补偿”
C.R1C1=R2C2时，为“最佳补偿”
2示波器10:
1探头的补偿原理：
图（a）探头内的C1是微调电容，调整它可以获得最佳补偿。
示波器的标准输入电阻为1MΩ。
这就要求在探头中串联9MΩ的电阻，使得在低频时探头尖端的输入阻抗为10MΩ。
图（b）T1的集电极向T2的基极传送脉冲信号，考虑T2的发射结电容，以及使T2由截止能快速饱和，并且由饱和向截止态转换时，加快Ibs的减少，都必须使用Cj。
Cj称为加速电容，显然，它工作在过补偿状态。
3、画出实际电容器的低频等效电路图，说明损耗角的定义。
（书本：
22）
4、画出实际电容器的高频等效电路图，为何PCB去耦电容要用大小电容组合的结构？
答：
①电容器的高频等效电路是电感和电容的串联电路。
根据工作频率的变化，其阻抗在容性和感性间变化
2PCB去耦电容的布局：
由于大电容的谐振频率低，所以常用做法是大小电容搭配使用，在电源入口段使用大的电解电容，在靠近芯片IC（及高频器件VCC管脚）处放置小电容，（这样交流分量就从这个电容接地）由于大小电容谐振频率不同，可以获得较低阻抗，消除自激，使放大器稳定工作。
大电容由于容量大，所以体积一般也比较大，且通常使用多层卷绕的方式制作，这就导致了大电容的分布电感比较大（也叫等效串联电感，英文简称ESL）。
电感对高频信号的阻抗是很大的，所以，大电容的高频性能不好。
而一些小容量电容则刚刚相反，由于容量小，因此体积可以做得很小，这样小容量电容就有很小ESL，具有了很好的高频性能，但由于容量小的缘故，对低频信号的阻抗大。
所以，如果我们为了让低频、高频信号都可以很好的通过，就采用一个大电容再并上一个小电容的方式。
5、画出二极管作为续流与微分限幅作用时的电路图，说明其工作原理（书本：
36，图c，d）
6、表贴电阻0805、1206、1210各表示什么含义？
（教材P54/55）
答：
矩形片状电阻外形尺寸：
长、宽；单位：
25.4mm=1英寸
【例：
表贴电阻0805表示：
长：
0.8宽：
0.5=>0.08*25.4mm；0.05*25.4mm
表贴电容0805表示：
长：
2宽：
1.25高：
1.25
表贴电容1206表示：
长：
3.2宽：
1.6高：
1.25
表贴电容1210表示：
长：
3.2宽：
2.5高：
1.5】
7、画出光电耦合器的等效电路图，简要说明其工作原理和应用（教材P61）
答：
①原理图
②工作原理：
光电耦合器又称为光隔离器，它利用电-光-电转换作用的半导体器件。
它的功能是通过电光和光电转换传递信号，同时在电气上隔离信号的发送端和接收端。
【工作原理：
光电耦合输入端加电信号使发光源发光，光的强度取决于激励电流的大小，此光照射到封装在一起的受光器上，因光电效应产生了光电流，由受光器输出端引出，这样就实现了电光电的特性转换。
】
③应用：
最普通的应用是传输开关信号二次测晶体管工作于截止和饱和两种状态；用于晶闸管输出（二次侧）设计；还有输入端（一次侧）设计
8、画出普通继电器接成自锁的电路原理图，举例说明其应用（补充内容）
答：
应用：
【什么是继电器的自锁电路：
继电器的线圈是接在辅助电路中的.继电器的副触头（常开）要和给线圈通电的启动开关并联.当开关按下时,线圈通电,常开闭合,常闭断开.当你松开启动开关的时候,由于电流从与开关并联的副触头进入线圈,使得线圈能够继续有电流通过,从而实现了自锁功能.（即不管启动开关的状态如何，都没有办法改变继电器电路的通断状态）】
9、数字电路电平接口应该遵循什么规则（补充）？
如何简单使5V电平标准与3.3V电平标准互相接口，估算限流电阻的阻值（第2章常用电子元器件的应用_1P8、9）？
总的来说：
驱动门的驱动强度处于负载门的驱动门限内（最小值与最大值之间）。
R1=5V/135mA=37Ω,一般R1降20%左右，得R1为30Ω
第三章模拟电路设计
1、如何根据运放的特点和误差来源、功率等因素选择运放外围电阻？
（第三章课件，知道误差公式P24）
（1）电阻太大，功耗大，电阻太小，误差大
（2）从热噪声的角度，反馈电阻应该尽量小，但阻值过小会使反相输入放大电路的输入电阻降低，通常为千欧级
（3）误差公式：
当时，可以消除偏置电流引起的误差。
2、①识别滤波器幅频特性曲线中的通带、阻带，通带衰减、阻带衰减，②通带波纹、阻带波纹。
③如何根据给定的指标，确定滤波器的参数（阶数）？
（PPT第三章_模拟电路设计_2第17页实例）
答：
①通带和阻带，如图P12页（各参量要标注）
②通带波纹：
通带波纹越小，通带内的最大衰减就越小，图：
和电压波动百分比的对应关系。
阻带波纹：
阻带滚降越厉害，阻带内的最小衰减就越大了，图？
？
？
③实例：
某录音系统要求设计抗混叠滤波器：
A.通带截至频率8KHz，衰减3dB。
B.系统采用12bits编码。
C.为了降低滤波器的阶数，采样频率为100KHz。
D.要求在相位和衰减之间取得折衷。
参数转换：
※3dB截止频率8kHz。
※12bits编码，量化信噪比为12×6.02=72.24dB
※根据采样定理，于50kHz处衰减72dB就不会发生混叠。
※采用巴特沃斯滤波器，在相位和衰减之间取得折衷。
3、识别DC-DC变换器的类型，简要说明工作原理。
类型：
反极性升降、降压型、同步升压型
工作原理：
误差放大器将误差电压放大，通过调制器控制开关管的通断时间，达到闭环稳定输出电压的目的。
即：
使调整管工作在开关状态，利用低得多的开关损耗来提高效率。
4、分析课件“第三章_模拟电路设计_1”第43、44、46页电路输入输出的关系，说明电路的作用。
（板书）
答：
①电压-电流转换器
2、电流--电压转换器
②精密整流器
5、写出单位增益KPC（二阶压控电压）有源低通滤波器的电路示意图及fo、Q值得表达式。
如何根据给定截止频率设计该滤波器？
【设计单位增益sallen-key巴特沃斯低通有源滤波器，截止频率10kHz】【f0=1/（2*pi*R*C），Q=f0/B】
解：
6、使用归一化巴特沃斯低通滤波器的参数及电路设计LC滤波器的方法及步骤。
给定截止频率（165MHz）和特征阻抗（50Ω），设计二阶巴特沃斯LC低通滤波器。
解：
7、什么是LDO器件，它有何特点（教材P157）？
XX百科：
LDO
传统的稳压器件是78XX和79XX系列的三端线性稳压器，但由于这些稳压器的压差Vd=Vi-Vo一般都要大于2V，所以面对需要5V转3.3V的情况下就无能为力了。
因此提出了LDO低压差稳压器。
LDO是低压差稳压器
特点：
输入—输出低压差，从而提高效率，减少能耗
缺点：
在需要大压降的情况下使用LDO，在LDO上消耗的功率将很大，效率大打折扣。
第四章数字电路与系统设计、A/D、D/A技术
1、模拟开关是怎样的器件，举例说明它的应用（教材P178）（DAC、名词解释）
答：
模拟开关是一种在数字信号控制下将模拟信号接通或断开的元件或电路，主要由开关元件和控制电路两部分组成，在电子设备主要起接通或断开信号的作用。
【具有低功耗，速度快，无机械触点，无残余电压，体积小，使用寿命长等特点。
】
应用：
程控放大电路和多路转换器。
【自动信号采集，程控放大，视频开关，总线开关等】
2、分析D/A转换器梯形电阻网络的工作原理、写出D/A转换后的电压与输入数据的关系？
（第4章_4权电阻网络第20页、第5章ADDA电路设计第9-10页）
答：
①工作原理：
②权电阻网络：
※是DAC内部的关键；
※从左往右看，不管开关打向哪里，其电阻都为R，对于VREF而言，输入电流为：
I=VREF/R
③DAC的输入输出关系：
※当开关打向Iout2（此端接地）时，电流流向地，反之则流向Iout1，形成有效输出电流。
※开关受控于数字输入，最低位到最高位的开关打向Iout1时，电流分别为：
1/256、1/128…1/2
※因此，流经Iout1的电流之和为：
※若在Iout1端接入运放，反馈电阻为R，则输出电压：
-VREF*D/256
3、①数字信号到模拟信号的转换中，什么是零阶内插，画出示意图（第4章_2信号采样理论第17-19页）②抗混叠滤波器的概念和作用？
③为何实际系统的采样率会远大雨奈奎斯特采样率，画出示意图说明（第4章_2信号采样理论第27-30页）
答：
①内插：
由样本值来重建某一函数的过程，可以是近似或精确的。
零阶保持内插：
在很多情况下，零阶保持采样输出本身就被认为是一种对原始信号的充分近似。
换句话说，对采样后的样本加上脉冲响应h0（t）的滤波器就是零阶保持内插。
将数字信号送往DAC，就可以重构模拟信号。
但是，从微观的角度看，所恢复的信号实际上是一个个小台阶，即所谓的零阶保持。
零阶保持器可以看成是一种冲激响应（为抽样函数）为矩形（频率响应）特性的滤波器，其频率响应为：
零阶内插示意图：
②※混叠现象：
在对模拟信号进行离散化时，采样频率f2至少应2倍于被分析的信号的最高频率f1,即：
f2≥2f1；【当采样频率小雨Nyqiust率时，脉冲采样后的频谱发生重叠，可能出现因采样频率不够高，模拟信号中的高频信号折叠到低频段，出现虚假频率成分的现象，因此利用低通滤波器也不能把原始信号恢复出来，这一现象就称为混叠。
】原始频率ωo被混叠成（ωs-ωo）。
※抗混迭滤波器：
是一个低通滤波器，用以在输出电平中把混叠频率分量降低到微不足道的程度。
※作用：
在采样之前，采样率是预先知道的，但是被采样信号的最高频率是未知的，为了不发生混迭，在采样之前首先要将信号进行模拟低通滤波处理，滤波器的理论截止频率为采样率的一半。
【为解决频率混叠，在对模拟信号进行离散化采集前，采用低通滤波器滤除高于1/2采样频率的频率成份。
这个低通滤波器的截止频率（fc）=采样频率（fs）/2．56】
③WHY：
如果将采样率设为滤波器截至频率的两倍，为了不发生混迭，意味着滤波器要具备垂直下降的截至特性（理想砖墙Brick-Wall滤波器），这是不可能实现的。
工程实际上，为了降低模拟滤波器的设计难度，采样率一般要大于滤波器截至频率的数倍以上。
4、①数字带宽和模拟带宽有何区别？
②以奈奎斯特采样率的一半速率为基准进行归一化，计算数字带宽（第4章_2信号采样理论第37-38页）
答：
①区别：
模拟信号的带宽：
是指信号所含的最高频率与最低频率的差值。
数字带宽：
数字带宽是模拟带宽对采样率的一半的归一化。
2带宽为100kHz的基带信号，如果AD采样速率为200kHz，则其数字带宽为多少？
③某模拟信号经过截止频率Fc=1kHz的LPF滤波以后再以50kHz的采样率进行抽样。
如果5、采样保持器在AD中有何作用，在AD转换之前为何要将采样信号先保持？
分析、计算ADC0809采用和不采用保持器时的最大采样频率。
采样保持器将信号放大后存储起来，保持一段时间，一共AD转化器转换，知道下一个采样时间取出一个模拟信号值来替代原来的值，在数据采集系统中，若模拟信号不进过采样保持器，那么系统允许的模拟信号变化率就低
（1）无采样保持器时
在AD转换时间tconv内，正弦信号电压的最大变化率为
所以
如果电压最大变化不超过1LSB则
如果电压最大变化不超过1/2LSB则
（2）含采样保持器时
（3）由采样定理得，采样频率至少两倍与最高信号频率
所以
先对信号进行抽样，然后再使用FIR滤波器进行效果相同的滤波，则FIR滤波器的截频Fc=?
第四、五章软件无线电技术
1、什么是软件无线电技术？
（第4章_1软件无线电概述第14-15页）
答：
【用现代化软件来操纵，控制传统的“纯硬件电路”的无线通信。
】一个具有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成，并使A/D和D/A转换器尽可能靠近天线，具有高度灵活性、开放性的新一代通信系统。
2、传统二次变频接收机的示意框图，有何优点？
（第4章_1软件无线电概述第38-39页）
答：
二次混频方案：
利用一次混频的高中频抑制镜频，利用二次混频的低中频提高选择性。
优点：
若中频信号频率较低，即所谓低中频方案，则有用信号、本振信号、镜频信号相互靠近，要求BPF1有较高的Q值。
若中频信号频率较高，即所谓高中频方案，则对射频滤波器的要求较低。
但Q值中频滤波器的带宽变大，必然降低邻信道的抑制能力，因此高中频方案降低了接收机的选择性。
3、软件无线电有哪三种结构，各自特点是什么？
（第4章_1软件无线电概述第44-51页）
答：
①射频全带宽低通采样软件无线电结构
优点：
对射频信号直接采样，完全符合软件无线电概念。
缺点：
需要的采样频率太高，要求大动态、多位数的A/D和D/A时，目前水平无法实现。
前端超宽接受模式对整个结构的动态范围有很高要求，工程实现困难。
适用于：
工作带宽不太宽的场合。
3射频直接带通软件无线电结构：
采用了带通采样原理，要求A/D有足够高工作带宽。
优点：
与射频全带宽低通采样结构相比最大的不同就是采用的前置滤波器的差异；另外A/D的采用速率不同；FPGA的处理速度要求不同。
实现可行性较强。
缺点：
前置窄带电调滤波器和高速大宽带的A/D（很好的滤波性能，高性能的采样保持放大器）为了消除盲区，需对盲区采样，采样振荡器设计复杂。
③宽带中频带通软件无线电结构应用最广
优点：
信号经过接收通道后失真小，通过后续数字化处理，具有更好的波形适应，信号带宽适应性以及可扩展性。
缺点：
本结构的射频前端较复杂，功能是将射频信号转换为适合于A/D采样的宽带中频或D/A输出的宽带中频信号变换为射频信号。
4、①画出2倍抽取的时域表示和频谱变换示意图。
②如果抽取后频谱不发生混叠，则抽取前信号频谱应该满足何种关系？
③如果信号本身不满足这种关系，则应该如何处理？
（第4章_3多速率信号处理第6-18页、板书）
答：
①整数倍抽取：
把原始采样序列X（nD）每隔（D-1）个数据抽取一个，形成一个新序列XD（n），其中D为抽取倍数（周期），经过抽取大大提高了信号的频域分辨率，将原来序列的频谱扩展到一个较宽的频带部分，相当于时频压缩。
2倍抽取时域表示（左）；频谱变换示意图（右）：
（频谱差别只是频率尺度归一化上）
频谱表达式
②若要避免混叠，则抽样频率ωS>2ωM最高频率。
混叠：
即原始信号的频谱分量小于π/D，因为原序列频谱已填满整个频带，离散时间序列频谱在一个周期内的非零部分已经扩展到将-π到π的整个频带内填满，则达到了最大可能的减采样，不能进行任何倍数抽取。
③防止混叠：
时域抽样定理指出：
对任一最高频率为ωM的带限信号，当ωS>2ωM时，该信号可无失真恢复出来，在已知ωS的情况下，可以加上低通滤波器，截止频率为ωS/2。
5、画出3倍内插的时域表示和频谱变换示意图。
为何内插后的信号要经过低通滤波器？
（第4章_3多速率信号处理第23-28页、板书）
答：
①整数倍内插：
在原始采样序列的两个抽样点之间插入（L-1）个零值，形成新的序列XL（n），而只有将内插零点后的频谱，进行低通滤波才能将插入的零点变为准确内插值，经过内插将大大提高信号的时域分辨率。
L倍内插时域表示（左）；频谱变换示意图（右）：
内插后的信号频谱是原始序列频谱经L倍压缩得到的谱，是原始基带谱的各次倍频分量的叠加。
②WHY：
未经滤波的频谱中，不仅含有基带分量（右图中阴影），还包含其频率大于π/L的高频部分（高频镜像），为恢复原始谱，需对其低通滤波。
6、画出多速率信号处理中的两个著名恒定式，并简要说明其含义（第4章_3多速率信号处理第39页）
①公式：
多相滤波器的理论基础
②含义：
7、①什么是FIR滤波器的多相滤波器结构，②给定FIR的传递函数，推导其多相表示并画出其结构。
③为何多相滤波器在多速率信号处理中有特殊作用？
（第4章_3多速率信号处理第40-44页、板书）
答：
①多相滤波的核心思想是：
【采用多相滤波结构，结合著名恒等式的等效结构，可以高效实现抽取和内插的滤波器。
】滤波和整数倍的采样速率转换在一个级联结构中分段实现，这样一来，多相滤波器能工作在低的采样率下，产生高采样率的输出信号，降低了数字滤波器的实时性要求，且不发生频谱混叠，由于有限冲激响应FIR数字滤波器具有稳定、严格的线性相位等优点，所以在实现多抽样率系统时多采用FIR来设计滤波器。
②9阶FIR滤波器实现图：
其传输函数可写成多相形式，用多相结构实现。
③抽取：
抽取器模型中的低通滤波位于抽取算子之前，低通滤波的结果只有少数点被抽取，大量数据点被丢弃，造成浪费。
采用多相滤波结构后的数字滤波器Ek（z）位于抽取器↓D之后，即滤波在降速后，大大降低了对处理速度的要求，提高实时处理能力。
优点：
每个分支滤波器的系数ek（n）由原来的N个减少为N/D个，可以减小滤波运算的累积误差，提高计算精度。
内插：
内插器模型中，其低通滤波器位于内插算子之后，其中有大量零点，对于这些零点没有必要进行计算。
采样多相滤波结构后，数字滤波器位于内插器之前，即滤波在提速前，降低数字滤波的实时性要求。
每个分支滤波器阶数只有原来的1/L，降低运算速度要求，提高计算精度，计算量降到1/D²或1/L²。
板书补充：
8、什么是CIC滤波器？
HB滤波器？
各有何特点？
CIC滤波器：
级联积分梳妆滤波器；结构简单，只有加法器、减法器和寄存器。
CIC滤波器的特点：
仅利用加法器、减法器和寄存器，因此占用资源少，实现简单且速率高
HB滤波器：
是一种特殊的FIR滤波器，由于通带和阻带相对于二分之一奈奎斯特频率对称，因而有近一半的滤波器系数精确为0.
HB滤波器的特点：
当作为抽取因子为2的抽取滤波器时，可大大减少滤波的运算量。
9、名词解释：
dBm，EVM，ACLR，PAR（PAPR）。
1、dBm：
射频信号功率绝对值。
2、EVM：
误差向量幅度，描述通信信号星座误差，误差向量（包括幅度和相位的矢量）是在一个给定时刻理想无误差基准信号与实际发射信号的向量差。
定义为误差矢量信号平均功率的均方根值与理想信号平均功率的均方根值之比，并以百分比的形式表示。
3、ACLR：
邻道抑制比，衡量发射机的带外辐射特性，邻道与主道的功率比≤45dBC
4、PAR（PAPR）：
峰均比，峰值平均功率比
第五章现代数字系统设计与EDA技术
1、什么是可综合设计和不可综合设计？
分别举例说明。
答：
HDL硬件描述语言：
VHDL/Verilog/SystemC/ABEL/AHDL。
编程风格（语言功能）——可综合：
描述可以实现的硬件结构；不可综合：
验证所设计的实体。
例如以下Verilog语句：
①Q<=#1Q+1’b1；
②初始设定语句：
always#（CLK/2）CLK_ENCODE=~CLK_ENCODE；
③无法实现的数据类型，例如实数，文件等。
4、①数字系统的同步设计和一步设计的区别、优缺点各是什么？
②给定外部时钟信号和数据信号（设FPGA驱动时钟的频率大于外部数据输入的时钟频率），说明同步和异步方法写FPGA内部触发器的基本过程。
（第5章课件第31页）
异步触发器：
同步触发器：
①区别：
同步设计：
指系统中的所有模块都在同一个参考时钟的触发下工作。
优点：
由于所有触发器共用一个时钟，因而系统有一个统一的时序参考点，使得电路设计、仿真软件能够自动、准确的分析系统的时序，确定系统的最大工作时钟频率，分析系统是否满足时序要求。
缺点：
相比异步电路较为复杂，随设计规模扩大，其时钟的skew和时钟网络的复杂性日益严重。
Altera、Xilinx尽量采用同步设计，利于设计软件自动综合、自动分析时序。
异步设计：
指至少使用了两个以上不同的时钟，一般是各模块使用各自的时钟，模块间用握手协议进行通信。
优点：
电路紧凑简单；模块化特点突出；对信号延迟不敏感，延迟只影响电路工作速度，不影响功能；可避免时钟slew，用本地时序控制信号可代替时钟；有潜在高性能特性。
缺点：
系统时序分析、自动化设计较为困难。
FPGA中的触发器一般采用异步复位。
②给定外部时钟信号和数据信号（设FPGA驱动时钟的频率大于外部数据输入的时钟频率），说明同步和异步方法写FPGA内部触发器的基本过程。
作业：
假设有一个外设，用Din脚输出数据，用Clkin脚输出定时信号，要求在Clkin的上升沿将数据写入FPGA中的触发器，试采用同步和异步两种方法实现设计，写出相应的Verilog的代码。
5、①什么是触发器的建立时间和保持时间？
②理解第5章课件第23页的寄存器传输模型，说明为何同步电路可以进行自动时序分析，而异步电路无法做到。
答：
①建立时间：
触发器的输入数据必须超前于时钟沿一段时间，其最小值称为建立时间。
保持时间：
在时钟沿到来后，输入数据必须保持一段时间，其最小值称为保持时间。
※触发器输入延迟时间T1
升级会员 