抢答器通工.docx
《抢答器通工.docx》由会员分享，可在线阅读，更多相关《抢答器通工.docx（14页珍藏版）》请在冰豆网上搜索。
抢答器通工
数字逻辑课程设计报告
——数字抢答器
学院名称
：
学生姓名
：
专业名称
：
班级
：
实习时间
：
一、课程设计题目
在各种智力竞赛活动中，参赛选手可以分成若干组，抢答时每组选手对主持人提出的问题要在最短时间内作出判断，并按下抢答键回答问题，这就需要设置一台抢答器，并辅以数显、灯光多种手段，以便于准确、公正、直观地判断出第一抢答者。
数字抢答器利用电子器件则可以完成这一功能。
该抢答器允许抢答者在规定的时间范围内进行问题的抢答，不仅用数字显示出第一抢答者的组号，并配有相应的灯光指示。
若规定抢答时间已过，任何输入的抢答信号都无效，除非重新下达抢答命令。
对犯规抢答者（指在抢答开始命令下达前抢答者），除用声、光报警外，还应显示出犯规者的序号；该设计课题就是针对上述要求，设计出供4名参赛选手使用的数字式抢答器。
二、任务和要求
1）设计任务：
设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”，具有：
①无人抢答,锁定抢答②选手抢答，停止计时，显示组号③犯规抢答报警功能。
2）设计要求：
（1）4名选手编号为：
1，2，3，4。
各有一个抢答开关，开关的编号与选手的编号对应，也分别为S1，S2，S3，S4。
（2）给主持人设置一个控制开关，用来控制系统清零和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手闭合抢答开关，该选手编号立即锁存，并在抢答显示器上显示该编号，同时提示灯给出提示，封锁输入编码电路，其他选手抢答无效。
抢答选手的编号一直保持到主持人将系统清零为止。
（4）抢答器具有定时10秒内抢答的功能。
当主持人闭合开始开关后，定时器开始倒计时，参赛选手在设定时间（10秒）内抢答有效，抢答成功，定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
（5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。
禁止选手超时后抢答，提示灯亮，给出提示，时间显示器显示0。
（6）用555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
三、实验仪器设备：
设备名称
数量（个）
设备名称
数量（个）
74LS75
1
74LS161
1
74LS48
2
74LS04
1
74LS32
1
74LS00
1
74LS08
1
74LS148
1
74LS20
1
555
1
数码管
2
电阻/导线
若干
电容
4.7uf，0.01uf
面包板
1
钳子万用表
各1
LED
红，绿，黄各1
四、总体方案的选择
1、方案介绍
抢答电路：
使用74ls75电路，当有人抢答时，利用74ls75锁存，然后将选手编号送给74ls148进行编码，再送到74ls48译码后显示选手编号在数码管上，同时给计数器一个信号停止计时。
若选手是违规抢答，则再给报警灯一个信号，使灯亮。
主持人电路：
利用74ls161计数器作为倒计时的芯片，当主持人按下抢答按钮时，74ls161被置九，同时将数码管清零，并开始倒计时，并通过74ls48译码器将即时时间进行译码，并送到数码管，显示此时的时间。
假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，停止倒计时。
定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答的功能。
如图所示的定时抢答器的工作过程是：
接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间，当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器倒计时。
当定时时间到，却没有选手抢答时，封锁输入电路，禁止选手超时后抢答。
当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：
1）优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；
2）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；
3）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。
当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
五、各部分电路具体设计原理
1）脉冲产生电路
（1）.555是一种模拟，数字混合式定时集成电路，外接适当的电阻、电容就能构成多谐振电路、单稳态电路、施密特触发电路等.
555芯片管脚图
形成1s脉冲波形如下：
2）显示电路部分
（1）/七段译码器74LS48和数码管
十进制
输入
/BI
/RBO
输出
/LT
/RBI
A１
A２
A３
A４
a
b
c
d
e
f
g
0
1
1
0
0
0
0
1
1
1
1
1
1
1
0
1
1
x
0
0
0
1
1
0
1
1
0
0
0
0
2
1
x
0
0
1
0
1
1
1
0
1
1
0
1
3
1
x
0
0
1
1
1
1
1
1
1
0
0
1
4
1
x
0
1
0
0
1
0
1
1
0
0
1
1
5
1
x
0
1
0
1
1
1
0
1
1
0
1
1
6
1
x
0
1
1
0
1
0
0
1
1
1
1
1
7
1
x
0
1
1
1
1
1
1
1
0
0
0
0
8
1
x
1
0
0
0
1
1
1
1
1
1
1
1
9
1
x
1
0
0
1
1
1
1
1
1
0
1
1
数码管符号图：
（2）、显示抢答选手编号模块，输入信息由锁存器锁存模块提供，该电路用七段译码器74LS48和数码管实现。
（3）、10秒倒计时模块，
一、在计时过程中如有选手抢答，则立即停止计时，同时将抢答选手编号显示在显示器上；
二、当计数结束时，则停止计数。
当主持人按开始按键后，置数端（/LD）接高电位，开始置数位0110，开始计数：
0110、0111、1000……1111，加非门后，即：
1001、1000、0111、0110、0101、0100、0011、0010、0001、0000：
（9~~0），实现倒计时功能；计数控制端ENP接进位端CO和四个选手按键的与，当有选手按键，或者倒计时结束（即实现进位）时，都能实现ENP端的低电平，此时，计数保持。
状态转移图如下：
电路设计图如下：
3）抢答锁存电路部分
1、选手开关
此电路由4个开关组成，四位抢答者通过开断各自的开关开关实现抢答，给编码器输入高低电平，其中低电平为有效抢答信号。
2、主持人开关
此电路由1个开关和一个1kΩ的电阻组成，主持人通过开断开关控制整个电路开合。
3、抢答部分电路选用优先编码器74LS148、锁存器74LS75和74LS48译码器来完成。
该电路主要完成两个功能：
一、分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；
二、是禁止其他选手按键，其按键操作无效。
工作过程：
当选手开关S置于"清除"端时，锁存器74LS75的EN端输入为“1”，属于无效状态。
当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），锁存器74LS75的EN端为“0”，将数据锁存，其他选手若在按下时，仍然保持最开始选手的编号。
在经过优先编码器和译码器将数据输入后数码管显示。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
1）优先编码器74LS148实现过程：
选手编号
编码输出
编码输出
A
B
C
D
Y１
Y２
Y３
1
0
1
1
1
0
0
1
2
1
0
1
1
0
1
0
3
1
1
0
1
0
1
1
4
1
1
1
0
1
0
0
优先编码器74LS148有8个输入端0—7，三个二进制输出端。
输入低电平有效，当有选手按下按键时，输出端能对应的使出相应的三位二进制数值，实现编码功能。
优先编码器74LS148的功能如下：
2）锁存器74LS75实现过程：
锁存器74LS75的始能端E01、E23接四个选手的开关与，即M=A1A2A3A4，当其中任意一个选手按下按键时，都能使始能端为低电平，此时锁存器保存该选手的编号，如再有别的选手再按键时，由于始能端已经为低电平，继续保持第一个选手的编号，使别的无效。
实现锁存功能。
锁存器74LS75的功能表如下：
电路图如下：
4）违规判断电路部分
违规判断模块是用来盘断抢答是否为有效的功能电路。
由普通逻辑门和两个不同颜色的发光二极管构成（红灯亮表示违规抢答，绿灯亮表示正常抢答）：
如果在正式抢答开始前，有选手抢答，属于提前违规抢答，红灯亮；
如果抢答开始后10秒内，有选手抢答，属于正常抢答，绿灯亮；
6、总体电路
7、设计总结
这次为期两周的数字电路设计实习，让收获了很多。
由于实验的时间是有限的，所以合理分配好时间，有计划有步骤的安排，对实验有整体的认识是非常重要的。
刚开始我用了整整两天时间进行电路图的设计，因为以后将近两周的时间都是围绕这张图展开的，图没有设计好或是有问题就盲目连线，结果只能是想要的结果出不来，在那干着急，不停的检查器件，检查连线，甚至最后拆了从新设计，连线。
一开始就应该认真分析自己的电路图，用仿真软件仿真也是非常必要的，总之要确保自己的电路图万无一失。
我深知一个良好正确的设计是一切的基础，是后面搭建电路的保障，磨刀不误砍柴工。
通过本次实验加深了对数字电路中触发器、分频电路、多谐振荡器、CP时钟脉冲源等元件工作原理的理解。
我体会到在进行一个综合性的硬件设计时，要全面考虑问题，比如想用其他信号来控制一个信号，就要考虑到和这个信号直接或间接关系的信号，必须是最重要相关的信号，然后用真值表来解决他们的关系，通过门电路来实现。
下来就是在实际动手连接电路时输入电路不可以悬空，悬空并不一定保证高电平，这样地话，就会对后面地时序电路产生影响。
最重要的学会了模块化的设计，在设计过程中，最先将计数模块，时钟脉冲模块，锁存模块等分别设计出来，然后再分析控制模块的各个输出的真值表，从而得出表达式和逻辑图，并将各个模块联系起来。
在检错的过程中，第一检查的是时钟脉冲模块是否正常的输出脉冲，在实验过程中，我不但学会了设计电路图，同时学到更多的是，找出错误，解决问题。
理论指导实践，但是在实验中应考虑实践中各部分合理论的差距，差别。
在实际中，电阻，电容，的真实值不会那样准确。
各器件的输入端在理论中悬空是表示接高电平，但是实际的逻辑器件如果输入端本该接高电平而没接，可能会导致元件的工作不稳定。
在试验中老师不断地强调数码管和LED灯一定要接限流电阻，否则电流过大会烧坏元件，看似这是一个小事，我们的试验中烧坏数码管，LED灯可以换一个，但以后走到工作岗位上进行大型复杂电路的设计，由于这些低级错误造成的损失可能是无法估量的。
这是培养我们养成一个良好的习惯，细节决定成败。
两周短暂的实习很快就结束了，我学到了很多东西，尤其是在电路的设计部分。
因为以前用面包板搭过电路，对于接线等问题已经非常熟悉，所以此次对我的挑战和重点在电路的设计部分，面包板的线路搭建我只用了一天的时间，一次性完成，没有出现问题，电路模块均正常稳定工作。
唯一的问题是面包板内部缺陷导致161的接触不是很好。
总之，这次实习我受益匪浅。
在摸索该如何设计电路使之实现所需功能的过程中，培养了我的设计思维，增加了实际操作能力。
也让我体会到了设计电路的艰辛同时也享受到了完成设计，实现预计功能后成功的喜悦。
最后，也要感谢老师的悉心教导。
八、参考文献
数字电路逻辑设计（脉冲与数字电路第三版）
数字电路与EDA实践教程
西安邮电大学数字逻辑课程设计过程考核及成绩鉴定表
学生姓名
朱雅菲
班级/学号
通工1008班/03101282
承担任务实验室（单位）
电路与电子技术基础教学部
所在部门
电子工程学院
实施时间
2012年6月18日—2012年6月29日
课程设计过程
要求
优
良
中
及格
不及格
电路功能
抢答功能正确，显示正确
犯规显示正确
复位功能正确
超时功能正确
其它
电路质量
电路运行稳定
元件布局合理
连线简洁
回答问题
分析问题、解决问题能力
电路原理清楚，能抓住重点
设计报告
设计思路清晰、图表齐全、各部分电路说明正确。
学习态度
□认真□一般□差
学习纪律
□好□一般□差
实习综合成绩
□优秀□良好□中等□及格□不及格
指导教师签名
年月日
升级会员 