国家开放大学《数字电子电路》教学辅导文稿3.docx
《国家开放大学《数字电子电路》教学辅导文稿3.docx》由会员分享，可在线阅读，更多相关《国家开放大学《数字电子电路》教学辅导文稿3.docx（18页珍藏版）》请在冰豆网上搜索。
国家开放大学《数字电子电路》教学辅导文稿3
2020年国家开放大学《数字电子电路》辅导文稿3
第3章组合逻辑电路
3.1组合逻辑电路概述
3.1.1组合电路的特点
1．功能特点
组合电路任何时刻的输出仅仅取决于该时刻输入信号的状态，与电路原来的状态无关。
2．结构特点
因为组合电路输出仅取决于该时刻输入信号的状态而与电路原来状态无关，因此在电路结构上有如下特点：
（1）不包含具有记忆（存储）功能的元件或电路。
（2）不存在反馈回路。
教材第2章介绍的各种门电路属于组合电路，同时，这些门电路又是构成各种复杂组合电路的基本单元电路。
3.1.2组合电路的分析
组合电路的分析就是根据给定的组合电路逻辑图，分析求解电路，找出在输入信号作用下电路输出信号的变化规律，进而说明组合电路的逻辑功能。
1．分析步骤
本节介绍用门电路组成的组合电路的分析方法。
分析的关键是要说明给定逻辑电路的功能。
通常，求出电路的真值表，就知道电路的逻辑功能了。
组合电路的一般分析步骤如图3-2所示。
图3-2组合电路一般分析步骤
2．分析举例
例3-1电路如图3-3所示。
写出输出F的表达式，列出F与输入A、B、C关系的真值表，说明电路图实现什么功能。
解：
分析图3-3（a）所示电路
逐级写出输出F的表达式：
F=
化简：
F==ABC+ABC+ABC+ABC
列出真值表见表3-1（a）。
表3-1（a）例3-1图（a）真值表
ABC
F
ABC
F
000
001
010
011
0
0
0
1
100
101
110
111
0
1
1
1
功能说明：
由表3-1（a）看出，图3-3（a）电路当三个变量中有两个或两个以上变量取值为1时，输出为1，否则，输出为0，是一个三变量的多数表决电路。
图3-3例3-1电路
分析图3-3（b）所示电路：
逐级写出输出F的表达式：
F1=AÅBÅC，F2=（AÅB）C+AB
化简：
F1=AÅBÅC=ABC+ABC+ABC+ABC
F2=（AÅB）C+AB=ABC+ABC+ABC+ABC
列出真值表见表3-1（b）。
表3-1（b）例3-1图（b）真值表
ABC
F1F2
ABC
F1F2
000
001
010
011
00
10
10
01
100
101
110
111
10
01
01
11
功能说明：
由表3-1（b）看出，图3-3（b）电路是一个加法器，F1是A、B、C的和，F2是进位信号。
3.1.3组合电路的设计
组合电路设计就是根据给定的逻辑功能要求，选择合适的逻辑器件，构造满足要求的组合电路。
本节主要介绍利用小规模门电路的设计方案，设计方案力求简单，即用尽可能少的门电路实现。
1．设计步骤
门电路构成组合电路的设计方法一般步骤如图3-4所示。
首先分析文字形式描述的逻辑问题，确定电路有多少输入变量，有多少输出变量，定义信号以及0、1信号的含义，构成真值表；接着根据真值表求解逻辑函数的最简形式，选择门电路的种类，画出逻辑图，构成最简的电路形式。
图3-4组合电路的一般设计步骤
。
。
。
。
。
。
3.2常用组合逻辑电路
3.2.1编码器
在数字电路中，用二进制代码表示某一信息的过程称为编码，实现编码功能的电路称为编码器。
根据n个变量可以组成2n个状态的原理，若对N个输入信号进行编码，则
N2n（3-2）
n为二进制代码的位数。
当N=2n时，则是利用了n变量的全部组合进行编码，称为全编码；当N<2n时，是利用了n变量部分状态进行编码，称为部分编码。
1.二进制编码器
二进制编码器是将2n个输入信号编为n位二进制代码的电路，属于全编码。
二进制编码器的框图如图3-7所示。
n=3时称为3位二进制编码器，n=4时称为4位二进制编码器。
图3-7二进制编码器框图
。
。
。
。
。
。
实际的中规模集成编码器74LS148是在图3-9的基础上增加了部分功能形成，如图3-10（a）所示，图（b）是它的外部引线排列。
74LS148的真值表见表3-5。
图3-1074LS148电路及外部引线排列
表3-574LS148优先编码器真值表
输入
输出
S
I7I6I5I4I3I2I1I0
Y2Y1Y0
YSYEX
1
0
0
0
0
0
0
0
0
0
××××××××
11111111
0×××××××
10××××××
110×××××
1110××××
11110×××
111110××
1111110×
11111110
111
111
000
001
010
011
100
101
110
111
11
01
10
10
10
10
10
10
10
10
使能端`S：
控制电路工作或处于禁止态。
当`S=1时，电路处于禁止状态，此时，无论输入为何种状态，输出Y2Y0均为高电平；当`S=0时，电路处于工作状态，可对输入信号进行编码。
该电路使能端低电平有效。
选通输出端YS、扩展输出端YEX：
均用于编码器的级连扩展。
由图3-10（a）可以看出，
（3-6）
要使YS=0，I0、I1、¼I6、I7必须均为1（均为无效电平）、S为1（S为0）。
这就是说，YS=0意味着允许工作但没有一个有效的输入信号。
如果将两片74LS148串接使用，只要将高位片的YS端与低位片的S相连，即可在高位片`S=0且输入均为无效状态的情况下启动低位片工作。
（3-7）
要使YEX=0，则I0、I1、¼、I6、I7中须一个或多个为低电平，且S=0。
这就是说，`YEX=0，意味着允许工作且至少有一个输入为有效的低电平。
在多片编码器串接使用时，`YEX可做输出位的扩展。
例3-3试用两片8-3线优先编码器74LS148构成16-4线优先编码器。
优先编码器的真值表见表3-5，输入信号A15～`A0，其中`A15优先权最高，`A0优先权最低。
解:
用74LS148中规模集成编码器扩展构成16-4线优先编码器，需要两个8-3线编码器74LS148。
74LS148
（1）对`A15~`A8进行编码，74LS148
（2）对`A7~`A0进行编码，整个编码器有四个输出，用Z3~Z0表示。
按照优先顺序的要求，只有`A15~`A8均没有输入信号时，才允许对`A7~`A0输入信号进行编码。
`YS端可以表示无编码输入，因此，只要把第1片的“无编码输入”端作为第2片的选通输入信号`S就可以了。
此外，当第1片有编码信号输入时，它的`YEX=0，无编码信号输入时`YEX=1，正好可以用它作为输出编码的最高位四位，以区分8个高优先权输入信号和8个低优先权输入信号的编码。
编码输出的低三位应是两片输出`Y2、`Y1、`Y0的与非逻辑，逻辑图如图3-11所示。
图3-11例3-3逻辑图
思考题：
什么是编码器，什么是优先编码器，各实现什么功能，有什么特点？
3.2.2译码器
译码是将二进制代码所表示的信息翻译出来，实现译码功能的电路称为译码器。
译码是编码的逆过程。
1．二进制译码器
二进制译码器是将二进制代码翻译成对应输出信号的电路。
根据n个变量可以组成2n个状态的原理，若有n个输入信号，N个输出信号，则N£2n。
当N=2n时称为全译码，N<2n时称为部分译码。
二进制译码器的框图如图3-14所示，属于全译码。
n=3时称为3位二进制译码器，n=4时称为4位二进制译码器。
图3-14二进制译码器框图
3位二进制译码器的逻辑图如图3-15虚线框外所示。
它有3个输入A0~A2、8个输出`Y0~`Y7，故也称3—8线译码器。
图3-153位二进制译码器逻辑图
根据图3-15可列出3位二进制译码器输出Y的表达式，见式3-9。
（3-9）
实际的3—8线译码器74LS138的逻辑图如图3-15所示，增加了虚线框内的选通端S1、S2和S3。
S=S1S2S3（3-10）
式3-9就改写成式3-11。
（3-11）
根据式3-11，可列出74LS138的真值表，见表3-8。
表3-874LS138真值表
输入
输出
S1S2S3
A2A1A0
Y0Y1Y2Y3Y4Y5Y6Y7
0
101
11
11111111
11111111
11111111
100
100
100
100
100
100
100
100
000
001
010
011
100
101
110
111
01111111
10111111
11011111
11101111
11110111
11111011
11111101
11111110
图3-16是74LS138的外部引线排列。
图3-1674LS138外部引线排列
。
。
。
。
。
。
例3-5试用两片3—8线译码器74LS138构成4—16线译码器。
74LS138的功能表达式和外部引线排列分别见式3-9和图3-16所示。
解：
3—8线译码器有3个输入、8个输出，4—16线译码器有4个输入，用D、C、B、A表示、16个输出，用F15F0表示。
设当输入DCBA为00000111时，D=0，译码器工作，当输入DCBA为10001111时，D=1，译码器工作。
可将D作为控制信号，控制译码器和轮流工作，逻辑图如图3-19所示。
图3-19例3-5逻辑图
例3-6试用两片4线—10线译码器74LS42构成4线—16线译码器。
74LS42的功能表达式和外部引线排列分别见式3-12和图3-18（b）所示。
解：
4—10线译码器有4个输入、10个输出，4—16线译码器有4个输入，用D、C、B、A表示，16个输出，用F15F0表示。
用译码器实现00001001的译码输出、译码器实现10101111的译码输出。
74LS42译码器本身具有拒绝伪码的功能。
由表3-9可以看出，当输入为10101111时，译码器输出为全1状态。
因此，需要将译码器的输入代码的最高位由1变0，即在输入端D加反相器。
根据表3-9，当输入信号DCBA为10101111时，译码器的Y2Y7有相应输出，其余输出端不用，逻辑图如图3-20所示。
图3-20例3-6逻辑图
3．显示译码器
为了人们观察数字的需要，被翻译出来的信号需要直观地用数字显示出来。
将译码器和显示器配合使用或直接驱动显示器的译码器称为显示译码器。
目前采用较多的是七段字符显示器或称七段数码管。
图3-21（a）是七段字符显示器的示意图，它由a~g七个发光段组成，每个发光段
升级会员 