计算机组成原理试题.docx
《计算机组成原理试题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题.docx（28页珍藏版）》请在冰豆网上搜索。
计算机组成原理试题
第一章问答
1什么是计算机系统？
说明计算机系统的层次结构。
2画出计算机硬件基本组成框图，通过解题过程说明每一功能部件的作用及它们之间的信息流向。
3什么是主机？
什么是CPU?
什么是存储器？
简述它们的功能。
4什么是指令？
什么是程序？
5 机器语言、汇编语言、高级语言有何区别？
6 什么是机器字长、指令字长、存储字长？
7如何理解计算机体系结构和计算机组成？
8 解释英文缩写的含义：
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O。
1.冯·诺依曼结构的特点是。
2.计算机系统由系统和系统构成。
3.计算机硬件包括：
、、、、和。
其中、和、是组成、和可统称为CPU。
4.基于原理的冯·诺依曼计算机工作方式的基本特点是。
5.和都存放在寄存器中，能自动识别它们。
6.指令的解释是由计算机的来完成的，运算器用来完成。
7.软件是各种指挥计算机工作的总称，可大致分为和两大类。
前者的主要作用是充分发挥硬件功能及方便用户，最典型的如。
8.存储器可分为主存和，程序必须存于内，CPU才能执行其中的指令。
1、冯·诺依曼计算机结构的核心思想是。
A．二进制运算B．有存储信息的功能
C．运算速度快D．存储程序控制
2完整的计算机系统应包括。
A．运算器、存储器、控制器B．外部设备和主机
C．主机和实用程序D．配套的硬件设备和软件系统
3对计算机的软硬件资源进行管理，是的功能。
A．操作系统B．数据库管理系统
C．语言处理程序D．用户程序
4.计算机硬件能够直接执行的只有。
A．机器语言B．汇编语言
C．机器语言和汇编语言D．各种高级语言
5下列描述中是正确的。
A.控制器能理解、解释并执行所有的指令及存储结果
B.一台计算机包括输入、输出、控制、存储及算数逻辑运算五个部件
C.所有的数据运算都在CPU的控制器中完成
D.以上答案都正确
6用以指定待执行指令所在地址的是。
A.指令寄存器B.数据计数器C.程序计数器D.累加器
7冯·诺依曼机工作方式的基本特点是。
A.多指令流单数据流B.按地址访问并顺序执行指令
C.堆栈操作D.存储器按内容选择
8可区分存储单元中存放的是指令还是数据
A.存储器B.运算器C.控制器D.用户
9存放预执行指令的寄存器是。
A.MARB.PCC.MDRD.IR
10在CPU中跟踪指令后继地址的寄存器是。
A.MARB.IRC.PCD.MDR
11.只有当程序执行时，它才会将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行，此程序称为。
A．目标程序B．编译程序
C．解释程序D．汇编程序
第二章
1 设浮点数字长16位，其中阶码5位（含1位阶符），尾数11位（含1位数符），当阶码的基值分别为2和8时：
（1）说明2和8在浮点数中如何表示；
（2）当阶码的尾数均用补码表示，且尾数采用规格化表示时，给出两种情况下所能表示的最大正数真值和非零最小正数真值；
（3）数的表示范围有什么不同？
2 讨论三种机器数在算术左移或右移时，对结果的影响（指出何时正确，何时有误）。
3 在定点机中采用单符号位，如何判断补码加减运算是否溢出，有几种方案？
4 已知二级制数x=0.1010，y=-0.0110，用原码一位乘法计算[x·y]原，并还原成真值。
5已知二级制数x=-0.1011，y=-0.1101，用补码一位乘法计算[x·y]补。
6已知二级制数x=0.10110，y=-0.11111，用加减交替法计算x÷y，机器数形式自定。
7 已知二级制数x=-0.1001，y=-0.1101，用补码加减交替法计算[x÷y]补，并给出商与余数的真值。
8 试用74181和74182器件设计以下两种方案的32位ALU（只需画出进位之间的联系），并比较两种方案的速度及集成电路片数。
（1）采用单重分组（组内并行进位，组间串行进位）进位结果；
（2）采用双重分钟（二级先行进位）进位结构。
填空
1.设X=-69，n=8（含符号位），则X的原码为，X的补码为，X的移码为。
2.设机器字长为8位，X=78，Y=-97，则
[X]原=B,[X]补=B
[Y]原=B,[Y]补=B
3.阶码8位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为，尾数为；绝对值最小的负数的阶码为，尾数为。
（以上回答用二进制书写）
4.当浮点数的尾数为补码时，其为规格化数应满足的条件为。
5.影响并行加法器速度的关键因素是。
6.向左规格化的规则为：
尾数，阶码。
7.运算器的基本功能是实现和运算。
8.机器数为补码，字长16位（含1位符号位），用十六进制写出对应于小数定点机的最大正数补码是，最小负数补码是。
9.在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为、和（均用十进制表示）。
10.机器数字长为八位（含一位符号位），当x=-128（十进制）时，其对应的二进制为，[x]原=，[x]反=，[x]补=，[x]移=。
11.采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于的位数，精度取决于的位数，确定浮点数的正负。
12.一个浮点数，当其尾数右移时，欲使其值不变，阶码必须。
尾数右移一位，阶码。
13.已知寄存器位数为八位，机器数为补码（含两位符号位），设其内容为00101101，算数左移一位后得，此时机器数符号位；算数右移一位后得，此时机器数符号位。
14.在补码除法中，设[x]补为被除数，[y]补为除数。
除法开始时，若[x]补和[y]补同号，需做操作，得余数[R]补，若[R]补和[y]补异号，上商，再做操作。
若机器数为八位（含一位符号位），共需上商次，且最后一次上商。
15.浮点运算器由和组成，它们都是运算器。
前者只要求能执行
运算，后者要求能运行运算。
16.为提高运算器的速度，通常可采用、、和三中方法。
17.算术/逻辑运算单元74181ALU可以对位信息完成种运算和种运算。
18.进位的逻辑表达式中有和部分，影响速度的是。
单选
1.定点8位字长的字，采用2的补码表示时，一个字所表示的整数范围是。
A.-128~127B．-129~128
C．-127~127D．-128~128
2.一个8位二进制整数，若采用补码表示，且由4个1和4个0组成，则最小值为。
A.-120B．-7
C．-112D．-121
3.在定点机中，下列说法错误的是。
A.除补码外，原码和反码不能表示-1
B．+0的原码不等于-0的原码
C．+0的反码不等于-0的反码
D．对于相同的机器字长，补码比原码和反码能多表示一个负数
4.设浮点数阶码的基数是8，下列浮点数尾数中规格化数是。
A.11.111000B．00.000111
C．11.101010D．11.111101
5.在定点机中执行算术运算时会产生溢出，其原因是。
A.主存容量不够B．操作数过大
C．操作数地址过大D．运算结果无法表示
6在补码加减交替除法中，参加操作的数是，商符是。
A.绝对值的补码在形成商值中自动形成
B.补码在形成商值的过程中自动形成
C.补码由两数符号位异或形成
D.绝对值的补码由两数符号位异或形成
7两补码相加，采用一位符号位，则当时，表示结果溢出。
A.最高位有进位
B.最高位进位和次高位进位异或结果为0
C.最高位为1
D最高位进位和次高位进位异或结果为1
8在浮点机中，判断补码规格化形式的原则是。
A.尾数的第一数位为1，数符为1
B.尾数的符号位与第一数位相同
C.尾数的符号位与第一数位不同
D.阶符与数符不同
9设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位得，算术右移一位得。
A.B4HEDHB.F4H6DH
C.B5HEDHD.B4H6DH
10串行运算器结构简单，其运算规律是。
A.由低位到高位先行进行进位运算
B.由低位到高位先行进行借位运算
C.由低位到高位逐位运算
D.由高位到低位逐位运算
多选
1 下面有关浮点运算器的描述中，正确的是。
A.浮点运算器可用两个松散连接的定点运算部件（阶码部件和尾数部件）来实现
B.阶码部件可实现加、减、乘、除四种运算
C.阶码部件只进行加、减和比较操作
D.尾数部件只进行乘、除操作
2下面有关定点补码乘法器的描述中，正确的句子是。
A.被乘数的符号和乘数的符号都参加运算
B.乘数寄存器必须具有右移功能，并增设一位附加位，其初态为“1”
C.被乘数寄存器也必须具有右移功能
D.用计数器控制乘法次数
第三章
1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是。
2.SRAM靠存储信息，DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和。
4.一个512KB的存储器，其地址线和数据线的总和是。
5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的。
7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是。
8.、和组成三级存储系统，分级的目的是。
9.用1K×1位的存储芯片组成容量为64K×8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K×8位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。
10.最基本的数字磁记录方式、、、、、和六种。
11.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。
12.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级，并将和分开设置。
13.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。
14.存储器的带宽是指，如果存储周期为TM，存储字长为n位则存储器带宽位，常用的单位是或。
为了加大存储器的带宽可采用、和。
1在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分。
A．二者都是顺序存取B．二者都是直接存取
C．磁盘是直接存取，磁带是顺序存取D．磁带是直接存取，磁盘是顺序存取
2若存储周期250ns，每次读出16位，则该存储器的数据传送率为。
A．4×106B/sB．4MB/s
C．8×106B/sD．8MB/s
3以下哪种类型的存储器速度最快。
A．DRAMB．ROM
C．EPROMD．SRAM
4下述说法中正确的是。
A．半导体RAM信息可读可写，且断电后仍能保持记忆
B．动态RAM是易失性RAM，而静态RAM中的存储信息是不易失
C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的D．半导体RAM是非易失性的RAM
5SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为。
A．16B．17C．20D．21
6存储器容量为32K×16，则。
A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根
C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根
7某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到。
A．220-1B．221-1C．223-1D．224-1
8设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是。
A．224B．223C．222D．221
9一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，在下述说法中是正确的。
A．在200ns内，存储器能向CPU提供256位二进制信息
B．在200ns内，存储器能向CPU提供128位二进制信息
C．在50ns内，每个模块能向CPU提供32位二进制信息
10双端口存储器发生读写冲突的情况是。
A．左端口与右端口地址码不同B．左端口与右端口地址码相同
C．左端口与右端口数据码相同D．左端口与右端口数据码不同
11容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。
若主存4096块，且以字编址，那么主存地址和主存标记的位数分别为。
A．16，6B．17，6C．18，8D．19，8
12Cache的地址映像中比较多的采用“按内容寻址”的相联存储器来实现。
A．直接映像B．全相联映像C．组相联映像
1要求用128K×16的SRAM芯片组成512K×16的随机存储器，用64K×16的EPROM的芯片组成128K×16的只读存储器。
试问：
（1）数据寄存器多少位？
（2）地址寄存器多少位？
（3）两种芯片各需多少片？
（4）若EPROM的地址从00000H开始，RAM的地址从60000H开始，写出各芯片的地址分配情况。
2已知地址总线A15~A0，其中A0是最低位。
用ROM芯片（4K×4）和RAM芯片（2K×8）组成一个半导体存储器，按字节编址。
该存储器ROM区的容量为16KB，RAM的容量为10KB。
（1）组成该存储器需用多少块ROM芯片和RAM芯片？
（2）该存储器一共需要多少根地址总线？
ROM芯片、RAM芯片各需连入哪几根地址线？
（3）需设置多少个片选信号，分别写出各片选信号的逻辑式。
3CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns。
求：
cache—主存系统的命中率、平均访问时间和效率。
4某机CPU可寻址的最大存储空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制器信号为RD。
目前系统中使用的存储器容量为8KB，其中：
4KB为ROM，拟采用容量为2K×8的ROM芯片，其地址范围为0000H~0FFFH。
4KB为RAM，拟采用4K×2的RAM芯片，其地址范围为4000H~4FFFH。
（1）需RAM和ROM芯片各多少片？
（2）画出CPU与存储器之间的连接图（译码器自定）。
5设CPU有16根地址线，8根数据线，并用MREQ做访存控制信号，用R/W作为读写命令信号。
自选各类存储芯片，画出CPU与存储芯片的连接图。
要求：
（1）上面的8KB是系统程序区，与其相邻的8KB是系统程序工作区，最小16KB为用户程序区。
（2）写出每片存储芯片的类型及地址范围（用十六进制表示）。
（3）用一个3—8译码器或其他门电路（门电路自定）。
详细画出存储芯片的选片逻辑。
6假设主存容量为512K×16位cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。
（1）在直接映射方式下，设计主存的地址格式。
（2）在全相联映射方式下，设计主存的地址格式。
（3）在二路组相连映射方式下，设计主存的地址格式。
（4）若主存容量为512K×32位，块长不变，在四路组相连映射方式下，设计主存的地址格式。
7没某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：
（1）画出选片译码逻辑电路（可选用74138译码器）。
（2）写出每片RAM的二进制地址范围。
（3）如果运行时发现不论往哪片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。
（4）若出现译码中的地址线A13与CPU断线，并搭接到地电平上的故障，后果如何？
8设某计算机采用直接映像Cache，已知主存容量为4MB，Cache容量4096B，字块长度为8个字（32位/字）
（1）画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。
（2）设Cache初态为空，若CPU依次从主存第0，1，·····，99号单元读出100个字（主存一次读出一个字），并重复接此次序读10次，问命中率为多少？
（3）如果Cache的存取时问是50ns，主存的存取时间是500ns．根据
（2）求出的命中率，求平均存取时间。
（4）计算cachr主存系统的救率。
9 一个Cache--主存系统，采用50MHs的时钟，0存储器以每一个时钟周期（简称周期）传输一个字的速率，连续传输8个字．以支持块长为8个字的Cache，每字4个字节。
假设读操作所花的时同是：
1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花的时间是：
1个周期接受地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。
求出对下述几种情况的存储器最大带宽。
（1）全部访问为读操作。
（2）全部访问为写操作。
（3）65％的访问为读操作，35％的访问为写操作；
1DRAM存储器为什么要刷新？
采用何种方式刷新？
2存储器系统的层次结构可以解决什么问题？
实现存储器层次结构的先决条件是什么？
用什么来度量？
3试比较主存、辅存、缓存、控存、虚存。
4存储器的主要功能是什么？
如何衡量存储器的性能？
为什么要把存储系统分成若干不同的层次？
主要有哪些层次。
5提高访存速度可采取哪些措施？
简要说明之。
6在Cache管理中，当新的主存块需要调入Cache时，有几种替换算法？
各有何特点？
哪种平均命中率高？
第四章
1执行一条一地址的加法指令共需要次访问主存（含取指令）。
A．1B．2C．3D．4
2在关于一地址运算类指令的叙述中，正确的是。
A．仅有一个操作数，其地址由指令的地址码提供
B．可能有一个操作数，也可能有两个操作数
C．一定有两个操作数，另一个是隐含的
D．指令的地址码字段存放的一定是操作码
3一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么单地址指令的条数有。
A．4KB．8K
C．16KD．24K
4某计算机存储器按字（16位）编址，每取出一条指令后PC值自动+1，说明其指令长度是。
A．1字节B．2字节
C．3字节D．4字节
5指令系统中采用不同寻址方式的目的主要是。
A．可降低指令译码难度
B．缩短指令字长，扩大寻址空间，提高编程灵活性
C．实现程序控制
6采用变址寻址可扩大寻址范围，且。
A．变址寄存器内容由用户确定，在程序执行过程中不可变
B．变址寄存器内容由操作系统确定，在程序执行过程中可变
C．变址寄存器内容由用户确定，在程序执行过程中可变
7程序控制类指令的功能是。
A．进行主存和CPU之间的数据传送
B．进行CPU和设备之间的数据传送
C．改变程序执行的顺序
8对于实现程序浮动提供了较好的支持。
A．间接寻址B．变址寻址C．相对寻址
9便于处理数组问题
A．间接寻址B．变址寻址。
C．相对寻址
10有利于编制循环程序。
A．基址寻址B．相对寻址C．寄存器间址
1、某计算机的指令系统定长为16位，采用扩展操作码，操作数地址需4位。
该指令系统已有三地址指令M条，二地址指令N条，没有零地址指令。
问：
最多含有多少条一地址指令？
2、某机器指令码长度16位，地址码长度都为6位，包含单地址指令、双地址指令和零地址指令，试问单地址指令最多能有多少条，此时双地址指令和零地址指令各位多少条？
3、某机主存容量为4MB×16,且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式，试回答：
（1）画出一地址指令格式，并指出各字段的作用；
（2）该指令直接寻址的最大范围；
（3）一次间址和多次间址的寻址范围；
（4）立即数的范围（十进制表示）；
（5）相对寻址的位移量（十进制表示）；
（6）上述6种寻址方式的指令哪一种执行时间最短？
哪一种最长？
为什么？
哪一种便于程序浮动？
哪一种最适合处理数组问题？
4、CPU的双操作数指令格式如图4—1所示。
43333
OP
Md
Rd
Ms
Rs
图4—1一种双操作数指令格式
OP为4位操作码，Md和Ms分别为3位目的和源操作数寻址方式，Rd和Rs分别为3位目的和源寄存器号。
问：
（1）计算机设计16种双操作数指令是否可取？
为什么？
（2）CPU内部寄存器增加到16个，在不改变指令长度的条件下，可以用哪两种方式修改指令格式（画出修改后的指令格式），将对指令功能产生什么影响？
（3）如不降低指令功能，指令长度可变，画出具有16个寄存器的双操作数指令的格式。
5、某机字长16位，直接寻址空间128字，变址时的位移量是-64~+63,16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址类型的要求。
（1）直接寻址的二地址指令3条；
（2）变址寻址的一地址指令6条；
（3）寄存器寻址的二地址指令8条；
（4）直接寻址的一地址指令12条；
（5）零地址指令32条。
6、某机字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。
（1）如果主存可直接或间接寻址，栗用寄存器存储器型指令，能直接寻址的最大存储空间是多少？
画出指令格式。
（2）如果采用通用寄存器作为基址寄存器，则上述寄存器一存储器型指令的指令格式有何特点？
画出指令格式并指出这类指令可访同多大舶存储空间？
7、某机存储器容量为64K×16位，该机访存指令格式如图4—2下：
OP
M
I
X
A
034567815
图4—215题访存指令格式
其中M为寻址模式：
0为直接寻址，l为基址寻址，2为相对寻址，3为立即寻址；I为间址特征（I=l间址）；x为变址特征（X=l变址）。
设PC为程序计数器，RX为变址寄存器，RB为基址寄存器，试问：
（1）该指令能定义多少种操作?
（2）立即寻址操作数的范围。
（3）在非间址睛况下，除立即寻址外，写出每种寻址方式计算有效地址的表达式。
（4）设基址寄存嚣为14位，在非变址直接基址寻址时，指令的寻址范围是多少？
（5）间接寻址时，寻址范围是多少7若允许多重间址，寻址范围又是多少？
8、设某及共能完成120种操作，CPU有8个通用寄存器（12位），主存容量为16K字，采用寄存器-存储器型指令。
（1）欲使指令可直接访问主存的任一地址，指令字长应取多少位？
（2）若在上述设计的指令字中设置一寻址特征位X,且X=0表示某个寄存器作基址寄存器，画出指令格式。
试问采用基址寻址可否访问主存的任一单元？
为什么？
如不能，提出一种方案，使指令可访问主存的任一位置。
（3）若指令字长等于存储字长，且主存容量扩
升级会员 