模电数电笔试题目.docx
《模电数电笔试题目.docx》由会员分享，可在线阅读，更多相关《模电数电笔试题目.docx（44页珍藏版）》请在冰豆网上搜索。
模电数电笔试题目
模电数电笔试题目
模电数电笔试题汇总.txt43帆船，不挂在桅杆上，是一块无用的布；桅杆，不挂上帆船，是一根平时的柱；理想，不付诸行动是空中楼阁的雾；行动，而没有理想，是徒走没有终点的路。
44成功的门常常虚掩着，只需你英勇去推，它就会
豁然洞开。
模拟电路面试题集锦2007
1、基尔霍夫定理的内容是什么？
基尔霍夫定律包含电流定律和电压定律
电流定律：
在集总电路中，任何时刻，对任一节点，全部流出节点的支路电流的代数和恒等于零。
电压定律：
在集总电路中，任何时刻，沿任一回路，全部支路电压的代数和恒等于零。
2、描绘反应电路的观点，列举他们的应用。
反应，就是在电子系统中，把输出回路中的电
量输入到输入回路中去。
反应的种类有：
电压串连负反应、电流串连负反应、电压并联负反
馈、电流并联负反应。
负反应的长处：
降低放大器的增益敏捷度，改变输入电阻和输出电阻，改良放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调理作用。
电压负反应的特色：
电路的输出电压趋势于保持恒定。
电流负反应的特色：
电路的输出电流趋势于保持恒定。
3、有源滤波器和无源滤波器的差异
无源滤波器：
这类电路主要有无源元件R、L和C构成
有源滤波器：
集成运放和R、C构成，拥有不用电感、体积小、重量轻等长处。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还拥有必定的电压放大缓和冲作用。
但集成运放带宽有限，所以目前的有源滤波电路的工作频次难以做得很高。
数字电路
1、同步电路和异步电路的差异是什么？
同步电路：
储存电路中全部触发器的时钟输入端都接同一个时钟脉冲源，因此全部触发器的
状态的变化都与所加的时钟脉冲信号同步。
异步电路：
电路没有一致的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触
发器的状态变化与时钟脉冲同步，而其余的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特征上有什么详细要求？
模电数电笔试题目
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
因为不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解说setup和holdtimeviolation，绘图说明，并说明解决方法。
（威盛VIA2003.11.06上海笔试一试题）
Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
成即刻间是指触发器的
时钟信号上涨沿到来从前，
数据稳固不变的时间。
输入信号应提早时钟上涨沿
（如上涨沿有
效）T时间抵达芯片，这个
T就是成即刻间-Setuptime.如不知足setuptime,这个数据就不可以
被这一时钟打入触发器，只有在下一个时钟上涨沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上涨沿到来此后，数据稳固不变的时间。
假如
holdtime不
够，数据相同不可以被打入触发器。
成即刻间（SetupTime）和保持时间（Holdtime）。
成即刻间是指在时钟边缘前，数据信号需要
保持不变的时间。
保持时间是指时钟跳变边缘后数据信号需要保持不变的时间。
假如数据信
号在时钟沿触发前后连续的时间均超出成立和保持时间，
那么超出度就分别被称为成即刻间
裕量和保持时间裕量。
4、什么是竞争与冒险现象？
如何判断？
如何除去？
（汉王笔试）
在组合逻辑中，因为门的输入信号通路中经过了不一样的延时，致使抵达该门的时间不一致叫竞争。
产生毛刺叫冒险。
假如布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：
一是增添布尔式的消去项，二是在芯片外面加电容。
5、名词：
SRAM、SSRAM、SDRAM
SRAM：
静态RAM
DRAM：
动向RAM
SSRAM：
SynchronousStaticRandomAccessMemory同步静态随机接见储存器。
它的一种种类的SRAM。
SSRAM的全部接见都在时钟的上涨/降落沿启动。
地点、数据输入和其余控制
信号均于时钟信号有关。
这一点与异步SRAM不一样，异步SRAM的接见独立于时钟，数据
输入和输出都由地点的变化控制。
SDRAM：
SynchronousDRAM同步动向随机储存器
模电数电笔试题目
6、FPGA
和
ASIC
的观点，他们的差异。
（未知）
答案：
FPGA
是可编程
ASIC。
ASIC:
专用集成电路，它是面向特意用途的电路，特意为一个用户设计和制造的。
依据一个
用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与
阵列等其余ASIC（ApplicationSpecificIC）对比，它们又拥有设计开发周期短、设计制造成本
低、开发工具先进、标准产品无需测试、质量稳固以和可及时在线查验等长处。
门
7、什么叫做
OTP
片、掩膜片，二者的差异安在？
OTPmeansonetimeprogram，一次性编程
MTPmeansmultitimeprogram
，多次性编程
OTP（OneTimeProgram）是
MCU
的一种储存器种类
MCU按其储存器种类可分为MASK（掩模）ROM、OTP（一次性可编程）ROM、FLASHROM
等种类。
MASKROM的MCU价钱廉价，但程序在出厂时已经固化，适合程序固定不变的应用处合；
FALSHROM的MCU程序能够频频擦写，灵巧性很强，但价钱较高，适合对价钱不敏感的应用处合或做开发用途；
OTPROM的MCU价钱介于前二者之间，同时又拥有一次性可编程能力，适合既要求必定灵巧性，又要求低成本的应用处合，特别是功能不停翻新、需要快速量产的电子产品。
8、单片机上电后没有运行，第一要检查什么？
第一应当确认电源电压能否正常。
用电压表丈量接地引脚跟电源引脚之间的电压，
看是不是
电源电压，比如常用的5V。
接下来就是检查复位引脚电压能否正常。
分别丈量按下复位按钮和松开复位按钮的电压值，看能否正确。
而后再检查晶振能否起振了，一般用示波器来看晶振引脚的波形，注意应当使用示波器探头的“X10”档。
另一个方法是丈量复位状态下的IO口电平，按住复位键不放，而后丈量口（没接外面上拉的P0口除外）的电压，看是不是高电平，假如不是高电平，则多半是因为晶振没有起振。
IO
此外还要注意的地方是，假如使用片内
外面扩ROM的了），必定要将EA
ROM的话（大多半状况下这样，此刻已经极少实用引脚拉高，不然会出现程序乱跑的状况。
有时用仿真器
模电数电笔试题目
能够，而烧入片子不可以，常常是因为EA引脚没拉高的缘由（自然，晶振没起振也是原由只
一）。
经过上边几点的检查，一般即可清除故障了。
假如系统不稳固的话，有时是因为电源
滤波不好致使的。
在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改良。
如
果电源没有滤波电容的话，则需要再接一个更大滤波电容，比如220uF的。
碰到系统不稳
准时，就能够并上电容试一试（越凑近芯片越好）。
[转载]数字电路面试题集锦2007
1、同步电路和异步电路的差异是什么？
（仕兰微电子）
2、什么是同步逻辑和异步逻辑？
（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特征上有什么详细要求？
（汉王笔试）
线与逻辑是两个输出信号相连能够实现与的功能。
在硬件上，要用oc门来实现，因为不用门可能使灌电流过大，而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
oc
4、什么是Setup和Holdup时间？
（汉王笔试）
5、setup和holdup时间,差异.（南山之桥）
6、解说setuptime和holdtime的定义和在时钟信号延缓时的变化。
（未知）
7、解说setup和holdtimeviolation，绘图说明，并说明解决方法。
（威盛VIA
上海笔试一试题）
Setup/hold
time是测试芯片对输入信号和时钟信号之间的时间要求。
成即刻间是指触发
器
的时钟信号上涨沿到来从前，
数据稳固不变的时间。
输入信号应提早时钟上涨沿
（如上涨沿
有效）T时间抵达芯片，这个
T就是成即刻间-Setuptime.如不知足setuptime,这个数据就不
能被这一时钟打入触发器，只有在下一个时钟上涨沿，数据才能被打入触发器。
保持时间
是指触发器的时钟信号上涨沿到来此后，数据稳固不变的时间。
假如
holdtime
不够，数据
相同不可以被打入触发器。
成即刻间（SetupTime）和保持时间（Holdtime）。
成即刻间是指在时钟边缘前，数据信
号需
要保持不变的时间。
保持时间是指时钟跳变边缘后数据信号需要保持不变的时间。
假如不满
足成立和保持时间的话，那么
DFF将不可以正确地采样到数据，将会出现
metastability的情
况。
假如数据信号在时钟沿触发前后连续的时间均超出成立和保持时
间，那么超出度就分
模电数电笔试题目
别被称为成即刻间裕量和保持时间裕量。
8、谈谈对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险如何除去。
（仕兰微电
子）
9、什么是竞争与冒险现象？
如何判断？
如何除去？
（汉王笔试）
在组合逻辑中，因为门的输入信号通路中经过了不一样的延时，致使抵达该门的时间不一致叫
竞争。
产生毛刺叫冒险。
假如布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：
一是增添布尔式的消去项，二是在芯片外面加电容。
10、你知道那些常用逻辑电平？
TTL与COMS电平能够直接互连吗？
（汉王笔试）
常用逻辑电平：
12V，5V，3.3V；TTL和CMOS不可以够直接互连，因为TTL是在
之间，而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是能够直接互连。
TTL
接到CMOS需要在输出端口加一上拉电阻接到5V或许12V。
11、如何解决亚稳态。
（飞利浦－大唐笔试）
亚稳态是指触发器没法在某个规准时间段内达到一个可确认的状态。
当一个触发器进入亚
稳态时，既没法展望该单元的输出电平，也没法展望何时输出才能稳固在某个正确的电平
上。
在这个稳固时期，触发器输出一些中间级电平，或许可能处于振荡状态，并且这类无
用的输出电平能够沿信号通道上的各个触发器级联式流传下去。
12、IC设计中同步复位与异步复位的差异。
（南山之桥）
13、MOORE与MEELEY状态机的特色。
（南山之桥）
14、多时域设计中,如何办理信号跨时域。
（南山之桥）
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。
（飞利浦－大唐笔试）
Delay
16、时钟周期为T,触发器D1的成即刻间最大为T1max，最小为T1min。
组合逻辑电路最大延
迟为T2max,最小为T2min。
问，触发器D2的成即刻间T3和保持时间应知足什么条件。
（华
为）
模电数电笔试题目
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决
定最大时钟的要素，同时给出表达式。
（威盛上海笔试一试题）
18、谈谈静态、动向时序模拟的优弊端。
（威盛上海笔试一试题）
19、一个四级的Mux,此中第二级信号为重点信号如何改良timing。
（威盛VIA
2003.11.06上海笔试一试题）
20、给出一个门级的图，又给了各个门的传输延时，问重点路径是什么，还问给出输入，
使得输出依靠于重点路径。
（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（差异，优
点），全加器等等。
（未知）
22、卡诺图写出逻辑表达使。
（威盛上海笔试一试题）
23、化简F（A,B,C,D）=m（1,3,4,5,10,11,12,13,14,15）的和。
（威盛）
24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-
wellprocess.Plotitstransfercurve（Vout-Vin）Andalsoexplainthe
operationregionofPMOSandNMOSforeachsegmentofthetransfercurve?
（威
盛笔试题circuitdesign-beijing-03.11.09）
25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefine
therationofchannelwidthofPMOSandNMOSandexplain?
26、为何一个标准的倒相器中P管的宽长比要比N管的宽长比大？
（仕兰微电子）
27、用mos管搭出一个二输入与非门。
（扬智电子笔试）
28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateand
explainwhichinputhasfasterresponseforoutputrisingedge.（lessdelay
time）。
（威盛笔试题circuitdesign-beijing-03.11.09）
模电数电笔试题目
29、画出NOT,NAND,NOR的符号，真值表，还有transistorlevel的电路。
（Infineon笔
试）
30、画出CMOS的图，画出tow-to-onemuxgate。
（威盛上海笔试一试题）
31、用一个二选一mux和一个inv实现异或。
（飞利浦－大唐笔试）
32、画出Y="A"*B+C的cmos电路图。
（科广试题）
33、用逻辑们和cmos电路实现ab+cd。
（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y="A"*B+C（D+E）。
（仕兰微电子）
35、利用4选1实现F（x,y,z）=xz+yz’。
（未知）
36、给一个表达式f="xxxx"+xxxx+xxxxx+xxxx用最少量量的与非门实现（实质上就是化
简）。
37、给出一个简单的由多个NOT,NAND,NOR构成的原理图，依据输入波形画出各点波形。
（Infineon笔试）
38、为了实现逻辑（AXORB）OR（CANDD），请采纳以下逻辑中的一种，并说明为什
么？
1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：
NAND（未
知）
39、用与非门等设计全加法器。
（华为）
40、给出两个门电路让你剖析异同。
（华为）
41、用简单电路实现，当A为输入时，输出B波形为（仕兰微电子）
42、A,B,C,D,E进行投票，多半听从少量，输出是F（也就是假如A,B,C,D,E中1的个数比
0
多，那么F输出为1，不然F为0），用与非门实现，输入数目没有限制。
（未知）
43、用波形表示D触发器的功能。
（扬智电子笔试）
44、用传输门和倒向器搭一个边缘触发器。
（扬智电子笔试）
模电数电笔试题目
45、用逻辑们画出D触发器。
（威盛上海笔试一试题）
46、画出DFF的构造图,用verilog实现之。
（威盛）
47、画出一种CMOS的D锁存器的电路图和疆域。
（未知）
48、D触发器和D锁存器的差异。
（新太硬件面试）
49、简述latch和filp-flop的异同。
（未知）
50、LATCH和DFF的观点和差异。
（未知）
51、latch与register的差异,为何此刻多用register.行为级描绘中latch如何产生的。
（南山之桥）
52、用D触发器做个二分颦的电路.又问什么是状态图。
（华为）
53、请画出用D触发器实现2倍分频的逻辑电路？
（汉王笔试）
54、如何用D触发器、与或非门构成二分频电路？
（东信笔试）
55、Howmanyflip-flopcircuitsareneededtodivideby16?
（Intel）16分频？
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出
carryout和next-stage.（未知）
57、用D触发器做个4进制的计数。
（华为）
58、实现N位JohnsonCounter,N="5"。
（南山之桥）
59、用你熟习的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？
（仕兰
微电子）
60、数字电路设计自然必问Verilog/VHDL，如设计计数器。
（未知）
61、BLOCKINGNONBLOCKING赋值的差异。
（南山之桥）
62、写异步D触发器的verilogmodule。
（扬智电子笔试）
moduledff8（clk,reset,d,q）;
模电数电笔试题目
input
input
input[7:
0]d;
output[7:
0]q;
reg[7:
0]q;
clk;
reset;
always@（posedgeclkorposedgereset）
if（reset）
q<=0;
else
q<=d;
endmodule
63、用D触发器实现2倍分频的Verilog描绘？
（汉王笔试）
moduledivide2（clk,clk_o,reset）;
inputclk,reset;
outputclk_o;
wirein;
regout;
always@（posedgeclkorposedgereset）
if（reset）
out<=0;
else
out<=in;
模电数电笔试题目
assignin=~out;
assignclk_o=out;
endmodule
64、可编程逻辑器件在现代电子设计中愈来愈重要，请问：
a）你所知道的可编程逻辑器
件有哪些？
b）试用VHDL或VERILOG、ABLE描绘8位D触发器逻辑。
（汉王笔试）
PAL，PLD，CPLD，FPGA。
moduledff8（clk,reset,d,q）;
inputclk;
inputreset;
inputd;
outputq;
regq;
always@（posedgeclkorposedgereset）
if（reset）
q<=0;
else
q<=d;
endmodule
65、请用HDL描绘四位的全加法器、5分频电路。
（仕兰微电子）
66、用VERILOG或VHDL写一段代码，实现10进制计数器。
（未知）
67、用VERILOG或VHDL写一段代码，实现除去一个glitch。
（未知）
68、一个状态机的题目用verilog实现（可是这个状态机画的实在比较差，很简单误会
模电数电笔试题目
的）。
（威盛上海笔试一试题）
69、描绘一个交通讯号灯的设计。
（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
（扬智电子笔试）
71、设计一个自动售货机系统，卖soda水的，只好投进三种硬币，要正确的找回钱
数。
（1）画出fsm（有限状态机）；
（2）用verilog编程，语法要切合fpga设计
的要求。
（未知）
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：
（1）
画出fsm（有限状态机）；
（2）用verilog编程，语法要切合fpga设计的要求；（3）设计
工程中可使用的工具和设计大概过程。
（未知）
73、画出能够检测10010串的状态图,并verilog实现之。
（威盛）
74、用FSM实现101101的序列检测模块。
（南山之桥）
a为输入端，b为输出端，假如a连续输入为1101则b输出为1，不然为0。
比如a：
b：
请画出statemachine；请用RTL描绘其statemachine。
（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。
（飞利浦－大唐
笔试）
76、用verilog/v
升级会员 