计算机组成原理期末复习教材.docx
《计算机组成原理期末复习教材.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习教材.docx（29页珍藏版）》请在冰豆网上搜索。
计算机组成原理期末复习教材
一、冯．诺依曼思想体系——计算机由运算器、控制器、存储器、输入输出设备五部分组成，存储程序，按地址访问、顺序执行。
二、计算机系统的层次结构——微程序级→机器级→操作级→汇编→高级语言。
第二章
一、一个定点数由符号位和数值域两部分组成。
按小数点位置不同，定点数有纯小数和纯整数两种表示方法。
二、一个浮点数标准化表示由符号位S、阶码E、尾数M三个域组成。
其中阶码E的值等于指数的真值e加上一个固定偏移值。
三、为了计算机能直接处理十进制形式的数据，采用两种表示形式：
⑴字符串形式，主要用在非数值计算的应用领域；⑵压缩的十进制数串形式，用于直接完成十进制数的算术运算。
四、数的真值变成机器码时有四种表示方法：
原码表示法，反码表示法，补码表示法，移码表示码。
其中移码主要用于表示浮点数的阶码E，以利于比较两个指数的大小和对阶操作。
五、字符信息属于符号数据，是处理非数值领域的问题。
国际上采用的字符系统是七单位的ASCII码。
六、直接采用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、字膜码等三种不同用途的编码。
七、为运算器构造的简单性，运算方法中算术运算通常采用补码加、减法，原码乘除法或补码乘除法。
为了运算器的高速性和控制的简单性，采用了先行进位、阵列乘除法、流水线等并行技术措施。
八、定点运算器和浮点运算器的结构复杂程度有所不同。
早期微型机中浮点运算器放在CPU芯片外，随着高密度集成电路技术的发展，现已移至CPU内部。
第三章
一、存储器分类——主存、辅存、cache
二、按介质分类——半导体、磁表面、激光
三、按存取方式分类——随机、顺序、半顺序
四、多级存储器结构——cache—主存—辅存
五、主存技术指标——存储容量、存取时间、存储周期、存储器带宽
六、DRAM刷新方式——集中式、分散式
七、多模块交叉方式——顺序方式、交驻方式
八、相联存储器组成——存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路。
九、CACHE与主存的地址映射方式——全相联映射方式、直接映射方式、组相联映射方式
第四章
一、操作数寻址方式——隐含寻址、立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、相对寻址、基址寻址、变址寻址
二、指令寻址方式——顺序对寻址方式、跳跃寻址方式。
第五章
一、CPU的功能——指令控制、操作控制、时间控制、数据加工
二、CPU组成——运算器、控制器、CACHE
三、运算器组成——算术逻辑单元、累加寄存器、数据缓冲寄存器、状态条件寄存器
四、控制器组成——程度计数器、指令寄存器、指令译码器、时序产生器和操作控制器
五、控制寄存器——指令寄存器、程序计数器、地址寄存器、缓冲寄存器、
六、运算寄存器——累加器、状态寄存器、通用寄存器
七、操作控制器分类——时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型
八、指令周期——CPU取出并执行一条指令的周期
九、机器周期——通常用内存中读取一个指令字的最短时间规定，也叫CPU周期
十、时钟周期——节拍脉冲式T周期
十一、微命令——控制部件通过控制线向执行部件发出各种控制命令，这种命令叫微命令
十二、微操作——执行部件接受微命令后进行的操作叫微操作。
十三、微程序——一条机器指令的功能是用许多条微指令组成的序列来实现的，这个微指令序列通常叫微程序
十四、微指令周期——微指令周期等于读出微指令的时间加上执行该条微指令的时间
十五、微命令编码的种类——位直接控制、字段直接控制、字段间接控制、混合编码译码、常数字段控制
十六、后继地址方式——计数器方式、多路转移方式、增量方式与断点方式结合
十七、水平型微指令与垂直型微指令比较——1。
水平型微指令操作能力强，效率高灵活性强、垂真型微指令较差；2。
水平型微指令指令执行一条指令时间短，垂直型微指令执行时间长；3。
水平型微指令解释指令的微程序，微指令字长微程序短，垂直型微指令微指令字短微程序长；4。
水平型微指令难以掌握，垂直型微指令较容易。
十八、微指令与机器指令关系——一条机器指令由若干微指令组成的序列来实现
十九流水CPU并行处理技术——时间并行、空间并行、时间＋空间并行
二十、流水线三种相关——资源相关、数据相关、控制相关
二十一、CISC与RISC特征对比——P199表5．6
第六章
一、总线结构对计算机系统性能的影响——1。
最大存储容量，单总结系统中，对主存和外设的存取差别仅出现在总线地址不同，必须为外设保留某些地址，所以紧大存容量必小于计算机字长所决定可能地址总数，双总线系统中主存地址和外设地址现现不同总线上，存储容量不受外设影；2。
指令系统，双总线系统中CPU对存储总和系统总线有不同指令系统，访存操作和输入/输出操作有不同指令，单总线系统中，访问主存和I/O传送可使用相同操作码，便使用不同地址；3。
吞吐量，系统吞吐量主要取决于主存的存取周期，采用双端口存储器可以增加主存的有效速度，主存可以在同一时间内对两个端口完成读写操作，三总线系统中，CPU将一部分功能下放通道，通道管理外设并实现外设与主存的数据传送，因此吞吐能力比单总线强。
二、定时——所谓定时，是指事件出在总线上的时序关系，有两种方式：
同步定时和异步定时
第七章外设
五、磁盘地址组成——记录面、磁道、扇区
第八章I/O系统
一、I/O数据管理方式——软件：
程序查询方式、程序中断方式；硬件：
直接内存访问（DMA）方式、通道方式、外围处理机方式。
二、程序中断方式——中断源、中断向量、中断屏蔽、中断优先级、多级中断、中断服务
三、中断概念——中断是指计算机由任何非寻常的或非预期的急需处理的事件引起CPU暂时中断现有程序的执行而转去执行另一服务程序来处理这些事件，等处理完成后又返回原程序这一整个执行过程。
五、DMA概念——是一种子完全由硬件执行I/O交换的工作方式，DMA控制器从CPU完全接管对总线的控制，数据不经过CPU，而直接在内存和I/O设备之间进行。
DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字个数计数，以中断方式向CPU报告传送操作结果。
六、DMA传送方式——停止CPU访问内存、周期挪用、DMA与CPU交替访问
七、通道——通道功能是执行指令，组织外围设备和内存进行数据传输，按I/O指令要求启动外设，向CPU报告中断等。
八、通道种类——选择通道、数组多路通道、字节多路通道
第九章、虚拟存储器管理方式——页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器。
第一章
1.计算机软件的分类。
P11计算机软件一般分为两大类：
一类叫系统程序，一类叫应用程序。
2.源程序转换到目标程序的方法。
P12源程序是用算法语言编写的程序。
目标程序（目的程序）是用机器语言书写的程序。
源程序转换到目标程序的方法一种是通过编译程序把源程序翻译成目的程序，另一种是通过解释程序解释执行。
3.怎样理解软件和硬件的逻辑等价性。
P14因为任何操作可以有软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。
对于某一机器功能采用硬件方案还是软件方案，取决于器件价格，速度，可靠性，存储容量等因素。
因此，软件和硬件之间具有逻辑等价性。
第二章
1.定点数和浮点数的表示方法。
P16定点数通常为纯小数或纯整数。
X=XnXn-1…..X1X0
Xn为符号位，0表示正数，1表示负数。
其余位数代表它的量值。
纯小数表示范围0≤|X|≤1-2-n
纯整数表示范围0≤|X|≤2n-1
浮点数：
一个十进制浮点数N=10E.M。
一个任意进制浮点数N=RE.M
其中M称为浮点数的尾数，是一个纯小数。
E称为浮点数的指数，是一个整数。
比例因子的基数R=2对二进制计数的机器是一个常数。
做题时请注意题目的要求是否是采用IEEE754标准来表示的浮点数。
32位浮点数S（31）E（30-23）M（22-0）
64位浮点数S（63）E（62-52）M（51-0）
S是浮点数的符号位0正1负。
E是阶码，采用移码方法来表示正负指数。
M为尾数。
P18
2.数据的原码、反码和补码之间的转换。
数据零的三种机器码的表示方法。
P21一个正整数，当用原码、反码、补码表示时，符号位都固定为0，用二进制表示的数位值都相同，既三种表示方法完全一样。
一个负整数，当用原码、反码、补码表示时，符号位都固定为1，用二进制表示的数位值都不相同，表示方法。
1.原码符号位为1不变，整数的每一位二进制数位求反得到反码；
2.反码符号位为1不变，反码数值位最低位加1，得到补码。
例：
x=（+122）10=（+1111010）2原码、反码、补码均为01111010
Y=（-122）10=（-1111010）2原码11111010、反码10000101、补码10000110
+0原码00000000、反码00000000、补码00000000
-0原码10000000、反码11111111、补码10000000
3.定点数和浮点数的加、减法运算：
公式的运用、溢出的判断。
P63已知x和y，用变形补码计算x+y，同时指出结果是否溢出。
（1）x=11011y=00011
（2）x=11011y=-10101（3）x=-10110y=-00001
已知x和y，用变形补码计算x-y，同时指出结果是否溢出。
（1）x=11011y=-11111
（2）x=10111y=11011（3）x=11011y=-10011
P63设阶码3位，尾数6位，按浮点运算方法，完成下列取值的[x+y],[x-y]运算.
（2）x=2-101*（-0.010110）y=2-100*（0.010110）
P29溢出的判断：
第一种方法是采用双符号位法（变形补码）。
任何正数，两个符号位都是“0”，任何负数，两个符号位都是“1”，如果两个数相加后，其结果的符号位出现“01”或“10”两种组合时，表示发生溢出。
最高符号位永远表示结果的正确符号。
第二种方法是采用单符号位法。
P30
4.运算器可以执行哪些运算？
算术运算：
加法，减法运算，乘法，除法运算。
逻辑运算：
逻辑与，或，非运算等。
5.数据的不同进制表示。
P18
一、二进制数转换成十进制数
由二进制数转换成十进制数的基本做法是，把二进制数首先写成加权系数展开式，然后按十进制加法规则求和。
这种做法称为"按权相加"法。
二、十进制数转换为二进制数
十进制数转换为二进制数时，由于整数和小数的转换方法不同，所以先将十进制数的整数部分和小数部分分别转换后，再加以合并。
1.十进制整数转换为二进制整数
十进制整数转换为二进制整数采用"除2取余，逆序排列"法。
具体做法是：
用2去除十进制整数，可以得到一个商和余数；再用2去除商，又会得到一个商和余数，如此进行，直到商为零时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列起来。
2．十进制小数转换为二进制小数
十进制小数转换成二进制小数采用"乘2取整，顺序排列"法。
具体做法是：
用2乘十进制小数，可以得到积，将积的整数部分取出，再用2乘余下的小数部分，又得到一个积，再将积的整数部分取出，如此进行，直到积中的小数部分为零，或者达到所要求的精度为止。
然后把取出的整数部分按顺序排列起来，先取的整数作为二进制小数的高位有效位，后取的整数作为低位有效位。
三、二进制数转换成八进制数
三位二进制数，得一位八进制数。
101010011=（101）5（010）2（011）3=523
四、八进制数转换成二进制数
一位八进制数，得三位二进制数。
523=（101）5（010）2（011）3=101010011
五、二进制数转换成十六进制数
四位二进制数，得一位十六进制数。
1101000101100=（1010）A（0010）2（1100）C=A2C
六、十六进制数转换成二进制数
一位十六进制数，得四位二进制数。
A2C=（1010）A（0010）2（1100）C=1101000101100
十进制整数转二进制整数：
除2取余
用2辗转相除至结果为1
将余数和最后的1从下向上倒序写就是结果
例如302
302/2=151余0
151/2=75余1
75/2=37余1
37/2=18余1
18/2=9余0
9/2=4余1
4/2=2余0
2/2=1余0
故二进制为100101110
二进制转十进制
从最后一位开始算，依次列为第0、1、2...位
第n位的数（0或1）乘以2的n次方
得到的结果相加就是答案
例如:
01101011.转十进制:
第0位:
1乘2的0次方=1
1乘2的1次方=2
0乘2的2次方＝0
1乘2的3次方＝8
0乘2的4次方＝0
1乘2的5次方＝32
1乘2的6次方＝64
0乘2的7次方＝0
然后：
1＋2＋0＋8＋0＋32＋64＋0＝107.
二进制01101011＝十进制107．
第三章
1.主存的性能指标有哪些？
存储容量，存取时间，存储周期，存储器带宽。
存取时间，存储周期，存储器带宽反映了主存的速度指标。
2.存储器容量的扩充方法及应用。
P73
1.字长位数扩展
2.字存储容量扩展
P1011.设有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由512K*8位SRAM芯片组成，需要多少片？
（3）需要多少位地址做芯片选择？
解：
（1）220*32/8=222=4M字节
（2）（1024K*32）/（512K*8）=2*4=8片
（3）1位
5.要求用256K*16位SRAM芯片设计1024K*32位的存储器。
SRAM芯片有两个控制端：
当CS有效时，该片选中。
当W/R=1时执行读操作，当W/R=0时执行读操作。
解：
需要（1024K*32）/（256K*16）=4*2=8片SRAM芯片，需要log2（1024K/256K）=2位地址做芯片选择
7.某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。
现在再用一个RAM芯片（8K*8）形成40K*16位的RAM区域，起始地址为6000H。
假设RAM芯片有CS和WE信号控制端。
CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W（读/写），MREQ（访存），要求：
（1）画出主存地址框图。
（2）画出组成连接框图。
解：
（1）需要（40K*16）/（8K*8）=5*2=10片SRAM芯片，log2（40K/8K）≈2.2取3位地址做芯片选择
（2）
3.双端口存储器和多体交叉存储器的工作原理。
P86
双端口存储器采用空间并行技术，具有两组相互独立的控制电路，进行并行的独立操作。
多体交叉存储器采用时间并行技术，具有多个相互独立，容量相同的模块，各模块的读写过程采用流水线方式重叠进行。
4.cache存储器的原理、映射方式、写回方式及相关的计算。
P93CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。
一个块由若干字组成，是定长的。
当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。
此时cache控制逻辑依据地址判断此字当前是否在cache中：
若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。
P94映射方式1.全相联映射方式2.直接映射方式3.组相联映射方式
cache的数据块大小称为行，主存的数据块大小称为块。
行与块是等长的。
在全相联映射方式中，将主存中一个块的地址（块号）与块的内容（字）一起存于cache的行中，其中块地址存于cache行的标记部分中。
这种带全部块地址一起保存的方法，可使主存的一个块直接拷贝到cache中的任意一行上。
直接映射方式：
一个主存块只能拷贝到cache的一个特定行位置上去。
cache的行号i和主存的块号j有如下函数关系：
i=jmodm式中m为cache中的总行数。
在直接映射方式中，cache将s位的块地址分成两部分：
r位作为cache的行地址，s-r位作为标记（tag）与块数据一起保存在该行。
组相联映射方式：
将cache分成u组，每组v行。
主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系：
m=u*v
组号q=jmodu
块内存地址中s位块号划分成两部分：
低序的d位（2d=u）用于表示cache组号，高序的s-d位作为标记（tag）与块数据一起存于此组的某行中。
P99写回方式1.写回法2.全写法3.写一次法
写回法：
当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。
全写法：
当CPU写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。
写一次法：
写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。
P1029.CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
第四章
1.指令的格式由哪两部分组成，各部分的作用。
P105
由操作码字段和地址码字段组成。
指令的操作码表示该指令应进行什么性质的操作。
指令的地址码指明指令中所需操作数的地址。
2.根据操作码，进行有关指令条数的计算。
P1254.指令格式结构如下所示，试分析指令格式及寻址方式特点。
指令格式及寻址方式特点：
（1）操作码字段6位，可指定64种操作。
第10到第7位留空。
指令长度为32位，双字长二地址指令，用于访问存储器。
（2）RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。
（3）有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。
3.指令和数据的寻址方式。
P112
指令的寻址方式：
1.顺序寻址方式2.跳跃寻址方式
数据的寻址方式：
1.隐含寻址2.立即寻址3.直接寻址4.间接寻址5.寄存器寻址6.寄存器间接寻址7.偏移寻址8.段寻址9.堆栈寻址
7.偏移寻址：
相对寻址，基址寻址，变址寻址。
P1257.某计算机字长为32位，主存容量为64K字，采用单字长单地址指令，共有40条指令。
试采用直接，立即，变址，相对四种寻址方式设计指令格式。
P12612.根据操作数所在位置，指出其寻址方式（填空）：
（1）操作数在寄存器中，为（寄存器）寻址方式。
（2）操作数地址在寄存器中，为（寄存器间接）寻址方式。
（3）操作数在指令中，为（立即）寻址方式。
（4）操作数地址（主存）在指令中，为（直接）寻址方式。
（5）操作数的地址，为某一寄存器内容与位移量之和，可以是（相对，基址，变址）寻址方式。
第五章
1.CPU的功能和组成部分。
P127CPU的功能：
指令控制，操作控制，时间控制，数据加工。
CPU的组成部分：
运算器，cache，控制器。
2.CPU中主要寄存器的作用。
P129
①指令寄存器（IR）②程序计数器（PC）③数据地址寄存器（AR）④缓冲寄存器（DR）⑤通用寄存器（R0---R3）⑥状态字寄存器（PSW）
①指令寄存器（IR）
用来保存当前正在执行的一条指令。
②程序计数器（PC）
确定下一条指令的地址。
③地址寄存器（AR）
用来保存当前CPU所访问的数据cache存储器中单元的地址。
④数据缓冲寄存器（DR）
作为ALU运算结果和通用寄存器之间信息传送中时间上的缓冲；补偿CPU和内存，外围设备之间在操作速度上的差别。
⑤通用寄存器（R0---R3）
当算术逻辑单元（ALU）执行算术或逻辑运算时，为ALU提供一个工作区。
⑥状态字寄存器（PSW）
保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。
3.指令周期、机器周期、时钟周期的定义及三者之间的关系。
P130
指令周期：
CPU取出一条指令并执行这条指令所需的时间。
机器周期（CPU周期）：
从内存中读取一个指令字的最短时间。
时钟周期（节拍脉冲或T周期）：
把一个机器周期分为若干个相等的时间段，每一个时间段称为一个时钟周期。
P131指令周期常常用若干个CPU周期数来表示。
一个CPU周期又包含若干个时钟周期（节拍脉冲或T周期）。
4.用方框图语言表示指令周期。
P139图5.14用方框图语言表示指令周期
P128图5.1CPU模型
P181参见上图的数据通路，画出取数指令“LAD（R3）,R0”的指令周期流程图，其含义是将（R3）为地址数存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5.微命令、微操作、相容性微命令、相斥性微命令的概念。
P145微命令：
控制部件通过控制线向执行部件发出的各种控制命令。
微操作：
执行部件接受微命令后所进行的操作。
相容性微命令：
在同时或同一个CPU周期内可以并行执行的微操作。
相斥性微命令：
不能在同时或不能在同一个CPU周期内并行执行的微操作。
6.微指令与机器指令的关系。
P1501.一条机器指令对应一个微程序，这个微程序是有若干条微指令组成的。
2.指令与内存储器有关，微指令与控制存储器有关。
3.一条指令对应一个指令周期，一条微指令对应一个CPU周期。
7.流水线中的三种相关、三种数据相关的名称与判断。
P164资源相关，数据相关，控制相关
三种数据相关的名称：
写后读（RAW）读后写（WAR）写后写（WAW）
P165
8.流水时空图的画法、吞吐率和加速比的计算。
P18213.指令流水线有取址（IF），译码（ID）,执行（EX），访存（MEM），写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
（3）求流水线的加速比。
第六章
1.总线带宽的计算。
P185
2.总线中信息的传送方式有哪几种，各有什么特点？
P190串行传送，并行传送和分时传送。
串行传送：
只需要一条传输线，且采用脉冲传送；需要指定位时间，传送时低位在前，高位在后。
并行传送：
信息有多少二进制位组成，就需要多少条传输线，采用电位传送；并行数据传送比串行数据传送快得多。
分时传送：
一是采用总线复用方式，某个传输线上既传送地址信息，又传送数据信息。
为此必须划分时间片，以便在不同的时间间隔中完成传送地址和传送数据的任务。
另一种概念是共享总线的部件分时使用总线。
3.串行方式下波特率的计算及波形图的画法。
P193
4.总线的仲裁方式有哪些？
集中式仲裁下几种方式各自的特点。
集中式仲裁和分布式仲裁。
升级会员 