差分信号及设计规则.docx
《差分信号及设计规则.docx》由会员分享，可在线阅读，更多相关《差分信号及设计规则.docx（15页珍藏版）》请在冰豆网上搜索。
差分信号及设计规则
差分信号及设计规则
我们中的大部分都能直观地理解信号是如何沿导线或走线传播的，即便我们也许对这种连接方式的名称并不熟悉——单端模式。
术语“单端”模式将这种方式同至少其它两种信号传播模式区分开来：
差模和共模。
后面两种常常看起来更加复杂。
差模
差模信号沿一对走线传播。
其中一根走线传送我们通常所理解的信号，另一根传送一个严格大小相等且极性相反（至少理论上如此）的信号。
差分与单端模式并不像它们乍看上去那样有很大的不同。
记住，所有信号都有回路。
一般地，单端信号从一个零电位，或地，电路返回。
差分信号的每一分支都将从地电路返回，除非因为每个信号都大小相
等且极性相反以至于返回电流完全抵消了（它们中没有任何一部分出现在零电位或地电路上）。
尽管我不打算在专栏中就这个问题花太多时间，共模是指同时在一个（差分）信号的线对或者在单端走线和地上出现的信号。
对我们来说这并不容易直观地去理解，因为我们很难想象怎样才能产生这样的信号。
相反通常我们不会产生共模信号。
通常这些都是由电路的寄生环境或者从邻近的外部源耦合进电路产生的。
共模信号总是很“糟糕”，许多设计规则就是用来防止它们的发生。
差分走线
尽管看起来这样的顺序不是很好，我要在叙述使用差分走线的优点之前首先来讲述差分信号的布线规则。
这样当我讨论（下面）这些优点时，就可以解释这些相关的规则是如何来支持这些优点的。
大部分时候（也有例外）差分信号也是高速信号。
这样，高速设计规则通常也是适用的，尤其是关于设计走线使之看起来像是传输线的情况。
这意味着我们必须仔细地进行设计和布线，如此，走线的特征阻抗在沿线才能保持不变。
在差分对布线时，我们期望每根走线都与其配对走线完全一致。
也就是说，在最大的可实现范围内，差分对中每根走线应该具有一致的阻抗与一致的长度。
差分走线通常以线对的方式进行布线，线对的间距沿线处处保持不变。
通常地，我们尽可能将差分对靠近布线。
差分信号的优点
“单端”信号通常参考到某些“参考”电位。
这有可能是正的或者是地电压，一个器件的门限电压，或者另外某处的信号。
另一方面，差分信号仅参考到与其配对信号。
也就是说，如果一根走线（正信号）上的电压比另外一根走线（负信号）高，我们就得到了一个逻辑状态，如果是低，我们就得到另外一个逻辑状态（见图1）。
这样有几个好处：
图1当差分信号曲线交叉时逻辑状态在该点发生改变
时序可以更精确地定义，因为控制一对信号的交点比控制一个关于其他参考电压的绝对电压容易。
这也是走线要精确等长的原因之一。
任何在源端所进行的时序控制都可以让步，如果信号在不同的时间到达另一端。
进一步来讲，如果线对的远端信号没有精确相等且极性相反，共模信号就可能产生并将导致信号时序与EMI问题。
因为除了自身，差分信号没有参考任何其它信号，并且信号交叉的同步可以更有力地控制，差分电路通常可以运行在比类似的单端电路更高的频率上。
因为差分电路对两根走线（两者的信号大小相等极性相反）上信号的差作出响应，得到的净信号两倍于（可比的环境噪声）任一单端信号。
因此在其它条件等同的情况下，差分信号有着更大的信噪比及性能。
差分电路对线对信号之间的电位差敏感。
但是（相对地）对线上与其它参考电压相比（特别是地）的绝对电位不敏感。
因此，相对而言，差分电路对诸如地弹、其它存在于电源和/或地平面的噪声信号以及可能出现在每一根走线中相等的共模信号这样的问题不敏感。
差分信号对EMI和串扰略微免疫。
如果线对走得很近，这样任何外部耦合噪声将相等地耦合进线对。
这样一来耦合噪声就变成“共模”噪声，而电路对此是（理论上）免疫的。
如果导线是“缠绕”（比如双绞线）的，那么对噪声的免疫性就更好。
因为我们不能方便地将印制板上的差分走线缠绕起来，把它们尽可能地靠近走线就是最好的办法了。
紧挨着布线的差分对彼此紧密耦合。
这种互耦减少了EMI辐射，特别是与单端走线相比。
你可以把这个认为是每根走线的辐射彼此大小相等且极性相反，这样彼此的输出就相互抵消了，就像在双绞线中一样！
差分走线彼此越靠近，耦合越强，EMI辐射的可能性就越小。
缺陷
差分电路的主要缺陷是走线的增加。
因此，如果你的应用中这些优点没有一个是特别重要的，那么就不值得为差分信号以及附带的布线考虑增加面积。
但是如果这些优点在你的电路中产生了显著的性能差异，那么增加的布线面积就是我们付出的代价。
重要结论
差分线彼此耦合。
这种耦合影响了走线的对外阻抗，因此端接方法（关于这个问题的讨论以及如何计算差分阻抗请参见脚注2）所用的差分阻抗的计算是困难的。
在这里国家半导体有一些参考，PolarInstruments提供了一个独立的计算器（是收费的）可以计算许多不同结构差分走线的差分阻抗。
高端设计工具包也能计算差分阻抗。
但是注意是耦合直接影响了差分阻抗的计算。
差分走线之间的耦合必须在整个线长内保持一致或者阻抗是连续的。
这就是设计规则中“固定间距”的原因。
我们通常认为信号以三种模式沿电路传播：
单端、差模或共模。
单模是我们最熟悉的。
它包括介于驱动器与接收器之间的单根导线或走线。
信号沿走线传播并从地返回1。
差模包括介于驱动器与接收器的一对走线（或导线）。
我们一般认为其中一根走线传送正信号而另一根传送负信号，并且大小相等极性相反，没有通过地的返回信号;信号沿一根走线前进并从另外一根返回。
共模信号通常更难于理解。
既可以包括单端走线也可以包括两个（可能更多）差分走线。
同样的信号沿走线以及返回路径（地）或者沿差分对中的两根走线流动。
大部分人往往对共模信号不熟悉，因为我们自己从来不会故意产生它们。
它们通常是由从其它（邻近或外部）源耦合进电路的噪声引起的。
一般来讲，结果最好情况是中性的，最坏情况是具有破坏性的。
共模信号能够产生干扰电路正常运行的噪声，并且是常见的EMI问题的来源。
优点
差分信号相比单端信号有一个显著的缺点：
需要两根走线而不是一根，或者两倍的电路板面积。
但是差分信号有几个优点：
如果没有通过地的返回信号，地回路的连续性相对就变得不重要了。
因此，假如我们有一个模拟信号通过差分对连接到数字器件，就无需担心跨越电源边界，平面不连续等等问题。
差分器件的电源分割也更容易处理2。
差分电路在低压信号的应用中是非常有益的。
如果信号电平非常低，或者如果信噪比是个问题，那么差分信号可以有效地倍增信号电平（+v-（-v）=2v）。
差分信号和差分放大器通常用于信号电平非常低的系统的输入级。
差分接收器往往对输入信号电平的差敏感，但是常常被设计为对输入的共模偏移不敏感。
因此在强噪声环境中差分信号往往比单端信号有着更好的性能。
相比单端信号（以一个不太精确的受电路板其他位置的噪声的干扰的信号为参考）差分信号（彼此互为参考）的翻转时序可以更精确地设定。
差分对的交叉点定义得非常精确（图1）。
单端信号位于逻辑1和逻辑0之间的交叉点受制于（举例）噪声、噪声门限以及门限检测问题等等。
重要假设
差分信号的一个重要方面常常被工程师或者设计人员忽略，甚至有时被误解。
我们从两条广为人知的规则开始：
（a）电流在一个闭合的环路内流动以及（b）电流在环路内处处相等。
考虑差分对的“正”走线。
电流沿走线流动并且必须在一个环路内流动，通常从地返回。
另外一根走线中的负信号也必须在一个环路内流动，通常也从地返回。
这很容易明白如果我们暂时想象一个差分对中的一根走线上的电流保持不变。
另一根走线中的信号必须从某个地方返回并且很清楚返回路径应该是单端信号的返回路径（地）。
我们说差分对没有通过地的返回信号不是因为不能，而是因为返回信号的确存在并且大小相等且极性相反所以相互抵销了（和为零）。
这一点非常重要。
如果从一个信号（+i）返回的信号严格等于，且符号相反，另一个信号（-i），那么它们的和（+i-i）为零，没有电流从任何地方流过（特别是地）。
现在假定信号并非严格相等且极性相反。
设一个为+i1另一个为-i2。
这里i1和i2的值近似但是不等。
返回电流的和为（i1-i2）。
因为不是零，这个增加的电流必须从某个地方返回，推测应该是地。
你说什么?
那么让我们假定发送电路发送一对差分信号，严格相等且极性相反。
再假定他们在路径的终点仍然如此。
但是如果路径长度不等会如何呢?
如果（差分对中的）一条路径比另外一条长，那么信号在传输到接收器的阶段就不再是严格相等且极性相反了（图2）。
如果信号在它们从一个状态到另一个状态的转变过程中不再是严格相等且相反，没有电流流经地就不再是正确的了。
如果有流经地的电流存在，那么电源完整性就一定成为一个问题，并且可能EMI也会成为一个问题。
设计规则1
我们处理差分信号的第一个规则是：
走线必须等长。
有人激烈地反对这条规则。
通常他们的争论的基础包括了信号时序。
他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。
根据使用的不同的逻辑门系列，可以容忍500mil的走线长度偏差。
并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。
问题是，他们没有抓住要点!
差分走线必须等长的原因与信号时序几乎没有任何关系。
与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。
将会发生的是：
不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。
因此，如果你依赖这样的假定，即：
差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。
差分信号与环路面积：
如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。
但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢?
考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。
同时假设走线长度完全相等，信号严格大小相等且极性相反。
因此，没有通过地的返回电流。
但是，尽管如此，平面层上存在一个感应电流!
任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。
这种机制与串扰的机制完全相同。
这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。
因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。
但这不是返回电流。
所有的返回电流已经抵消了。
因此，这纯粹是平面上的耦合噪声。
问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢?
记住，我们有两根走线，其信号大小相等极性相反。
其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。
平面上这两个耦合电流大小相等（假设其它方面设计得很好）。
因此电流完全在差分走线下方的一个环路中流动（图3）。
它们看上去就像是涡流。
耦合电流在其中流动的环路由（a）差分线自身和（b）走线在每个端点之间的间隔来定义。
设计规则2
现在EMI与环路面积已是广为人知了3。
因此如果我们想控制EMI，就需要将环路面积最小化。
并且做到这一点的方法引出了我们的第二条设计规则：
将差分线彼此靠近布线。
有人反对这条规则，事实上这条规则在上升时间较慢并且EMI不是问题时并不是必须的。
但是在高速环境中，差分线彼此靠得越近布线，走线下方所感应的电流的环路就越小，EMI也可以得到更好的控制。
值得一提的是一些工程师要求设计人员去掉差分线下方的平面。
原因之一是减小或消除走线下方的感应电流环路。
另外一个原因是防止平面上已有的噪声耦合到（推测如此）走线上的低压信号4。
还有一个将差分线彼此靠近布线的理由。
差分接收器设计为对输入信号的差敏感而对输入的共模偏移不敏感。
也就是说即使（+）输入相对（-）输入仅有轻微的偏移，接收器也会检测到。
但是如果（+）和（-）输入一起偏移（在同样的方向），相对而言接收器对这种偏移不敏感。
因此如果任何外部噪声（比如EMI或串扰）等同地耦合到差分线中，接收器将对此种（共模耦合）噪声不敏感。
差分线布得越彼此靠近，任何偶合噪声在每根走线上就越相近。
因此电路的噪声抑制就越好。
规则2推论
再次假定高速环境中，如果差分线彼此紧挨着布线（为了使其下方的环路面积最小化）那么走线将彼此耦合。
如果走线足够长以至于端接成为一个问题，这种耦合就会影响到确切的端接阻抗5的计算。
原因是：
考虑一个差分线对，线1和线2。
假使它们分别携带信号V1和V2。
因为它们是差分线，V2=V1*V1在线1引起一个电流I1而V2在线2引起一个电流I2。
电流必然是从欧姆定律导出，I=V/Z0，这里Z0是走线的特征阻抗。
现在线1（举例）携带的电流事实上由i1和k*i2组成，这里k是线1与线2间的耦合比例。
这表明这种耦合的最终效果是线1上的一个明显的阻抗，这个阻抗等于Z=Z0-Z12这里Z12由线1与线2间的互耦6引起。
如果线1和线2分得很开，它们之间的耦合就很小，确切的端接阻抗就只是Z0，单端走线的特征阻抗。
但是如果走线靠的更近，它们之间的耦合就会增加，这样走线的阻抗与这种耦合成比例地减小。
这就是说确切的走线端接（为了防止反射）为Z0-Z12，或者某个小于Z0的值。
这对差分对的两根走线都适用。
因为没有流经地的电流（大概这是个假设）那么端接电阻被连接在线1和线2之间，且确切的端接阻抗算得是2（Z0-Z12）。
这个值经常被叫做“差分阻抗”7。
设计规则3
差分阻抗因互耦而变，而互耦因线距而变。
因此在任何情况下，走线阻抗，也就是互耦，在全线为常数是很重要的。
这就得到了我们的第三个规则：
（差分对的）线距必须在全线为常数。
注意对差分阻抗的影响只是规则2的推论。
差分阻抗根本不是与生俱来的。
我们要把差分线彼此靠近布线与EMI和噪声免疫有关。
它对“长”线确切端接以及线距一致性的影响的事实只不过是为了EMI控制而将走线彼此靠近布线的一个推论8。
结论
差分信号有几个优点，它们中的三个是（a）与电源系统有效隔离，（b）对噪声免疫，和（c）增强信噪比。
与电源系统（特别是系统地）隔离依赖于差分线上的信号真正地大小相等且极性相反。
这个假定也许不成立，如果差分对中单个线长不完全匹配。
对噪声的免疫经常依赖于走线的紧耦合。
这将依次影响到为防止反射而对走线进行正确的端接的值，以及如果走线必须紧耦合，通常也是需要的，它们的间距必须全线为常数。
差分信号（DifferentialSignal）
差分信号（DifferentialSignal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另
它这么倍受青睐呢？
在PCB设计中又如何能保证其良好的性能呢？
带着这两个问题，我们进行下一部分的讨论。
何为差分信号？
通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是
两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，
温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（lowvoltagedifferentialsignaling）
就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layout的人都会了
解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保
证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程
师似乎还不了解高速差分信号传输的本质。
下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：
认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
造成这种误区的原因是被表面现象
迷惑，或者对高速信号传输的机理认识还不够深入。
差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。
地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机
理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪
一种耦合强，那一种就成为主要的回流通路.在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还
是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。
当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合
才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。
也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？
不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
误区二：
认为保持等间距比匹配线长更重要。
在实际的PCB布线中，往往不能同时满足差分设计的要求。
由于管脚分布，过孔，以及
走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
误区三：
认为差分走线一定要靠的很近。
让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁
场的相反极性来抵消对外界的电磁干扰。
虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，
不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。
如何才能保证差分走线具有良好的隔离和屏
蔽呢？
增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之
间的干扰就极其微弱了，基本可以忽略。
此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装
PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）.
差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。
此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。
在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
我们中的大部分都能直观地理解信号是如何沿导线或走线传播的，即便我们也许对这种连接方式的名称并不熟悉——单端模式。
术语“单端”模式将这种方式同至少其它两种信号传播模式区分开来：
差模和共模。
后面两种常常看起来更加复杂。
差模
差模信号沿一对走线传播。
其中一根走线传送我们通常所理解的信号，另一根传送一个严格大小相等且极性相反（至少理论上如此）的信号。
差分与单端模式并不像它们乍看上去那样有很大的不同。
记住，所有信号都有回路。
一般地，单端信号从一个零电位，或地，电路返回。
差分信号的每一分支都将从地电路返回，除非因为每个信号都大小相等且极性相反以至于返回电流完全抵消了（它们中没有任何一部分出现在零电位或地电路上）。
尽管我不打算在专栏中就这个问题花太多时间，共模是指同时在一个（差分）信号的线对或者在单端走线和地上出现的信号。
对我们来说这并不容易直观地去理解，因为我们很难想象怎样才能产生这样的信号。
相反通常我们不会产生共模信号。
通常这些都是由电路的寄生环境或者从邻近的外部源耦合进电路产生的。
共模信号总是很“糟糕”，许多设计规则就是用来防止它们的发生。
差分走线
尽管看起来这样的顺序不是很好，我要在叙述使用差分走线的优点之前首先来讲述差分信号的布线规则。
这样当我讨论（下面）这些优点时，就可以解释这些相关的规则是如何来支持这些优点的。
大部分时候（也有例外）差分信号也是高速信号。
这样，高速设计规则通常也是适用的，尤其是关于设计走线使之看起来像是传输线的情况。
这意味着我们必须仔细地进行设计和布线，如此，走线的特征阻抗在沿线才能保持不变。
在差分对布线时，我们期望每根走线都与其配对走线完全一致。
也就是说，在最大的可实现范围内，差分对中每根走线应该具有一致的阻抗与一致的长度。
差分走线通常以线对的方式进行布线，线对的间距沿线处处保持不变。
通常地，我们尽可能将差分对靠近布线。
差分信号的优点
“单端”信号通常参考到某些“参考”电位。
这有可能是正的或者是地电压，一个器件的门限电压，或者另外某处的信号。
另一方面，差分信号仅参考到与其配对信号。
也就是说，如果一根走线（正信号）上的电压比另外一根走线（负信号）高，我们就得到了一个逻辑状态，如果是低，我们就得到另外一个逻辑状态（见图1）。
这样有几个好处：
图1当差分信号曲线交叉时逻辑状态在该点发生改变
o时序可以更精确地定义，因为控制一对信号的交点比控制一个关于其他参考电压的绝对电压容易。
这也是走线要精确等长的原因之一。
任何在源端所进行的时序控制都可以让步，如果信号在不同的时间到达另一端。
进一步来讲，如果线对的远端信号没有精确相等且极性相反，共模信号就可能产生并将导致信号时序与EMI问题。
o因为除了自身，差分信号没有参考任何其它信号，并且信号交叉的同步可以更有力地控制，差分电路通常可以运行在比类似的单端电路更高的频率上。
o因为差分电路对两根走线（两者的信号大小相等极性相反）上信号的差作出响应，得到的净信号两倍于（可比的环境噪声）任一单端信号。
因此在其它条件等同的情况下，差分信号有着更大的信噪比及性能。
差分电路对线对信号之间的电位差敏感。
但是（相对地）对线上与其它参考电压相比（特别是地）的绝对电位不敏感。
因此，相对而言，差分电路对诸如地弹、其它存在于电源和/或地平面的噪声信号以及可能出现在每一根走线中相等的共模信号这样的问题不敏感。
差分信号对EMI和串扰略微免疫。
如果线对走得很近，这样任何外部耦合噪声将相等地耦合进线对。
这样一来耦合噪声就变成“共模”噪声，而电路对此是（理论上）免疫的。
如果导线是“缠绕”（比如双绞线）的，那么对噪声的免疫性就更好。
因为我们不能方便地将印制板上的差分走线缠绕起来，把它们尽可能地靠近走线就是最好的办法了。
升级会员 