B）-2n+1wx<2n-1
）
D）2-7
7-1
10.某机字长8位,含一位数符,采用原码表示,则定点小数所能表示的非零最小正数为
B）
28C）28-1D）2
A）2
15．已知一个8位寄存器的数值为1100101,1将该寄存器逻辑左移一位后,结果（为）
A）01100101B）10010111C）01100111D）10010110
16．已知一个
8位寄存器的数值为1100101，0将该寄存器小循环左移一位后，结果（为）
B）产生了正溢出（上溢）
D）结果正确，为负数
多位一进制加法器中每位的进位传播信
口
号
P为（
）
A）Xi+YiB）XiYi
C）
Xi+Yi+Ci
D）
XiYiC
j
加法器中每一位的进位生成信号
g为（
）
A）Xi+YiB）XiYi
C）
XiYiC
㊉
D）
X+Y汁C
若采用双符号位补码运算，运算结果的符
号位为
01,
则（
）
A）01100101
B）10010100
C）10010101
D）01100100
17
18
19
20
21
22
23
24
25
26
27
28
29
30
A）产生了负溢出（下溢）
C）结果正确，为正数
原码乘法是指（）
A）用原码表示乘数与被乘数，直接相乘
B）取操作数绝对值相乘，符号位单独处理
C）符号位连同绝对值一起相乘
D）取操作数绝对值相乘，乘积符号与乘数符号相同
若待编信息位为101101,1则该代码的奇校验码为（）
D）可按地址访问存储器任一编址单元，其访问时间相同且与地址无关
动态存储器的特点是（
A）工作中存储内容会产生变化
B）工作中需要动态改变访存地址
C）工作中需要动态地改变供电电压
D）需要定期刷新每个存储单元中存储的信息
在下列Cach替换算法中，一般说来哪一种比较好（
F列说法中，合理的是（）
A）执行各条指令的机器周期数相同，各机器周期的长度均匀
B）执行各条指令的机器周期数相同，各机器周期的长度可变
C）执行各条指令的机器周期数可变，各机器周期的长度均匀
D）执行各条指令的机器周期数可变，各机器周期的长度可变
31假设寄存器R中的数为200主存地址为200和300的
存储单元中存放的内容分别是300和400若访问到的
操作数为20Q则所采用的寻址方式为（）
A）立即寻址#200
寄存器间接寻址（R）
200
寻址（R）
寻址R
在存储器堆栈中，若栈底地址为A，SP指针初值为A-1,当堆栈采用从地址小的位置
向地址大的位置生成时，弹出操作应是（）
A）先从堆栈取出数据，然后SP指针减1
B）先从堆栈取出数据，然后SP指针加1
37．
38．
39．
40．
41．
42．
43．
44．
45．
46．
47．
48．
49．
50．
51．
精选
C）SP指针先加1,然后从堆栈取出数据
D）SP指针先减1,然后从堆栈取出数据
在大多数情况下,一条机器指令中是不直接用二进制代码来指定（
）
A）下一条指令的地址
B）操作的类型
C）操作数地址
D）结果存放地址
转移指令执行结束后,程序计数器
PC中存放的是（）
A）该转移指令的地址
B）顺序执行的下条指令地址
C）转移的目标地址
D）任意指令地址
从一条指令的启动到下一条指令的启动的间隔时间称为（）
A）时钟周期B）机器周期
C）工作周期
D）
指令周期
在微程序控制中,把操作控制信号编成（
）
A）微指令B）微地址
C）操作码
D）
程序
微程序存放在（）
A）主存中B）堆栈中
C）只读存储器中
D）
磁盘中
在微程序控制方式中，机器指令和微指令的关系是（）
A）每一条机器指令由一条微指令来解释执行
B）每一条机器指令由一段（或一个）微程序来解释执行
C）一段机器指令组成的工作程序可由一条微指令来解释执行
D）—条微指令由若干条机器指令组成
微地址是指微指令（）
A）在主存的存储位置
B）在堆栈的存储位置
C）在磁盘的存储位置
D）在控制存储器的存储位置
通常,微指令的周期对应一个（
）
A）指令周期B）主频周期
C）机器周期D）工作周期
下列各种记录方式中,不具自同步能力的是（
（）
A）不归零制
B）改进型调频制MFM
C）调相制PM
D）调频制FM
异步传送方式常用于（）中,
作为主要控制方式。
A）微型机的CPU内部控制
B）硬连线控制器
C）微程序控制器
D）串行I/O总线
波特率表示传输线路上（）
A）信号的传输速率
B）有效数据的传输速率
C）校验信号的传输速率
D）干扰信号的传输速率
不同信号在同一条信号线上分时传输的方式称为（）
A）总线复用方式
B）并串行传输方式
C）并行传输方式
D）串行传输方式
系统级的总线是用来连接（）
A）CPU内部的运算器和寄存器
B）主机系统板上的所有部件
C）主机系统板上的各个芯片
D）系统中的各个功能模块或设备
总线从设备是（）
A）掌握总线控制权的设备
B）申请作为从设备的设备
C）被主设备访问的设备
D）总线裁决部件
在总线上,同一时刻（）
A）只能有一个主设备控制总线传输操作
B）只能有一个从设备控制总线传输操作
C）只能有一个主设备和一个从设备控制总线传输操作
D）可以有多个主设备控制总线传输操作
52．串行总线主要用于（）
A）连接主机与外围设备B）连接主存与CPU
C）连接运算器与控制器D）连接CPU内部各部件
53．下列说法中正确的是（）
A）半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上轮流传输信息
B）半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上同时传输信息
C）半双工总线可以在两个方向上轮流传输信息，全双工总线可以在两个方向上同时传输信息
D）半双工总线可以在两个方向上同时传输信息，全双工总线可以在两个方向上轮流传输信息
54．在下列设备中，属于图形输入设备的是（）
A）键盘B）条形码阅读机C）数字化仪D）显示器
55CRT图形显示器的分辨率表示（）
A）一个图像点（像素）的物理尺寸
B）显示器一行能显示的最大图像点数与一列能显示的最大图像点数
C）显示器屏幕可视区域的大小
二、填空题
1.计算机存储器的最小单位为。
_1KB容量的存储器能够存储个这样
的基本单位。
2．数的真值变成机器码可采用、、和_表_示法。
3.移码表示法主要用于表示阶码E,以利于比较两个大小和进行
操_作。
4.按IEEE754标准，一个浮点数由符号位、和个域组成。
5．8位二进制补码表示带符号数的范围，用十六进制来表示，则最小是，最大。
_
6．一个定点数由和两_部分组成。
根据小数点位置的不同，定点数有
和_两__种表示方法。
7．计算机可对不同类型的操作数进行操作，操作数的类型有和__等__。
8.相联存储器不按地址而是按问的存储器，在Cach曲用来存放
在虚拟存储器中用来存放。
_
9.Cach是一种器，是为了解决CPU和主存之间匹配而采用
的一项硬件技术。
现发展为体_系，分_设体系。
10主存与Cache勺地址映射有种方式。
11CPU能直接访问和但不能直接访问磁盘和光盘。
12．广泛使用的和都_是半导体存_储器，缺点是断电后不能
保存信息。
13．虚拟存储器指的是层__次，它给用户提供了一个比实际空_间大得多
的空_间。
14．多个用户共享主存时，系统应提供。
_通常采用的方法是和_
保_护，并用来__实现。
15．虚拟存储器只是一个容量非常大的存储器模_型，不是任何实际的
存储器。
16．按照主存、外存层次的信息传送单位不同，虚拟存储器有式_、
式和式_3类。
17．虚拟存储器主要用于解决计算机中的问__题。
18．在页式虚拟存储器中，主存地址包括和两__部分。
19．在寄存器间接寻址方式中，有效地址存放在中_，而操作数存放在中_。
2Q设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。
若有效地址E=（PC）
十D,则为方式；若有效地址E=（D），则为址方式；
若E=（I）十D,则为方式；若为直接寻址，则有效地址为o_
21．数据寄存器中既能存放，_又能存放的__称为累加寄存器。
22CPU从出一条指令并执行这条指令的时间和称为—
23构成中央处理器的两大部件是和。
_
24所有指令的执行都必须进行的相同操作是取指令操作，该操作从读_出指令，
并将指令传送到。
_
25微指令地址的形成方式有两种，一种是方_式，从获_得下一条微指令
的微地址；另一种是方_式，从微指令的获_得下一条微指令的微地址。
26控制器可分为控_制器和控_制器，前者采用，_控制信号
由产_生；后者采用，_控制信号由产_生。
27在微程序控制器中，控制存储器由构_成，用于存放。
___
28在CPU中，指令寄存器的作用是程序计数器的作用是序
状态字寄存器PSW的作用是地址寄存器的作用是
29控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做
，_而执行部件接受此控制命令后所进行的操作叫做。
_
30在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合，构成一条
，_它由和_两__部分组成。
31CPU从主存取出一条指令并执行该指令的时间叫做，_它常常用若干个
来_表示，而后者又包含有若干个。
_
32总线控制方式可分为式_控制和式_控制两种。
33集中式总线裁决主要有方_式、方_式和方_式。
34．全互锁方式中的信_号和信_号的上升沿和下降沿都是触发边沿，由
此这种方式称为协_议。
35．总线定时是总线系统的核心问题之一。
为了同步主方、从方的操作，必须制订。
_
通常采用定_时和定_时两种方式。
36．按照传输定时的方法划分，总线数据通信方式可分为和两_类。
37．为了解决多个同__时竞争总线，_必须具有部_件。
38．衡量总线性能的重要指标是，_它定义为总线本身所能达到的最高。
_
39．总线是构成计算机系统的互联机构，是多个部_件之间进行数据传送的公共通
道，并在的_基础上进行工作。
40．系统总线接口是CPU、、_与_总线之间连接的逻辑部件。
41．磁盘存储设备主要由磁记录介质、和_三__个部分组成。
42．磁盘的存储器的访问时间主要包括时_间、时_间和寻道延迟时间
CPU置为0时，相应的中
___。
_
和中
43．中断屏蔽寄存器的每一位对应于一条中断请求线，当该位被
断而当某一位被CPU置为1时，相应的中断
44．CPU响应中断请求时需要保护现场，这里现场保护是指将的内容保存到中__。
和_之_间传输。
45．采用DMA方式传送数据是由DMA接口来控制数据在
46．数组多路通道可允许设_备进行型_操作，数据传送单位是
。
_字节多路通道可允许设__备进行型_操作，数据传送单位是。
_
47．通道有三种类型：
通_道、通_道和通_道。
48SCSI是处于和_间的并行I/O接口，可允许连接
台各种类型的高速外围设备。
49．通道与CPU分时使用，__实现了内_部的数据处理和的_
并行工作。
50．通道是一个特殊功能的，_它有自己的专_门负责数据输入输出的传
输控制，CPU只负责能。
三、名词解释
1．主机2．基数r3．位4．字
5．字节
6．总线7．偶校验码8．相联存储器9．多体交叉存储器10．虚拟存储器11．寻址方式12．微程序控制器13．微程序14．微指令15．微地址
16．控制存储器
17．主设备
18．总线从设备
19．全互锁
20．I/O接口
21．中断优先级
22．中断嵌套
23．统一编址
四、简答题
1静态存储器（SRAM依靠什么来存储信息？
为什么称为“静态”存储器？
2．简述静态存储器的写操作过程。
3．主存储器的性能指标有哪些？
各性能指标的含义是什么？
4.Cache勺命中率与哪些因素有关？
它们是如何影响Cache勺命中率的？
5．何谓虚拟存储器？
其主要好处是什么？
6.（堆栈有哪两种基本操作？
它们的含义是什么？
7.说明指令周期、机器周期、时钟周期之间的关系。
8.在寄存器——寄存器型，寄存器——存储器型和存储器——存储器型三类指令中，哪类
指令的执行时间最长？
哪类指令的执行时间最短？
为什么？
9.什么是RISCRISC指令系统的特点是什么？
10.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据？
11.简述寄存器间接寻址方式的含义，说明其寻址过程。
12假设寄存器R中的数值为2000主存地址为2000和3000的地址单元中存放的内容分
别为3000和4000PC的值为5000若按以下寻址方式，访问到的操作数各是多少？
①寄存器寻址R;②寄存器间接寻址（R）;③直接寻址2000④存储器间接寻址（2000;⑤相对寻址-3000（PC）
13.微程序控制器怎样产生操作控制信号，这种控制器有何优缺点？
14.微指令编码有哪三种方式？
微指令格式有明几种？
微程序控制有哪些特点？
15.硬连线控制器主要由哪几部分构成？
它是如何产生控制信号的？
16列举出CPU中6个主要寄存器的名称及功能。
17．简述微程序控制器各主要组成部分的功能。
18．简述CPU的主要功能。
19．何谓串行传输，有何优缺点？
适用什么场合？
20．串行总线和并行总线有何区别？
各适用于什么场合？
21．系统总线接口有哪几项基本功能？
22．何谓“总线仲裁”？
一般采用何种策略进行仲裁，简要说明它们的应用环境。
23．总线的一次信息传送过程大致分哪几个阶段？
24．什么是总线带宽？
影响带宽的因素有哪些？
25外围设备的I/O控制方式分哪几类？
各有什么特点？
26．何谓DAM方式？
说明它的适用场合。
27．基本的DMA控制器的主要部件有哪些？
28．何谓多重中断？
如何保证它的实现？
29简述多重中断系统中CPU响应处理一次中断的步骤。
30试比较中断方式与DMA方式的主要异同，并指出它们各自应用在什么性质的场合？
31请简要描述RIS（和CISC指令集架构的区别。
32假定某计算机采用IEEE75作为浮点数的表示方法，请用十六进制给出实数3.14在机器中的表示形式。
五、计算题
1.已知x=-0.01111y=+0.11001求［x］补，［-x］补，［y］补，［-y］补，x+y,x-y。
ESES
2,y=2y,e
xy
x=（-10）2,S=（+0.100122.设
有两个浮点数x=x
Ey=（+10）2,Sy=（+0.10112。
若尾数4位，数符1位，阶码2位，阶符1位，
求x+y,并写出运算步骤及结果。
3.设X=+15,Y=-13,用带求补器的原码阵列乘法求出乘积X?
Y=?
4.已知x=0.101,1y=-0.1001试用补码一位乘法求xXy=?
要求写出每一步运算过程及运算结果。
5.已知［x］补=1.0111［y］补=0.1101试用加减交替法求［x］补一［y］补=?
要求写出每一步运算过程及运算结果。
6.某指令系统字长为16位，每个操作数的地址码长6位，设系统包括无操作数，单操作数
和双操作3类。
若双操作指令有M条，无操作数指令有N条，问单操作数的指令最多
有多少条？
7.设某计算机的主存储器为512KBX16位,Cach容量为8KBX16位，每块8个字。
（1）Cach中可装入多少块主存中的数据？
256
（2）若Cach和主存采用直接地址映像，试给出主存与Cache勺地址格式，并说明每个
字段多少位。
（3）若采用组相联映像，每组4块，试给出Cach和主存的地址格式，并说明每个字段
多少位。
8.某总线在一个总线周期中并行传送4个字节的数据，设一个总线周期等于一个总线时钟
周期，总线时钟频率为10MHz
（1）求总线带宽是多少？
（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为33MHz这时总线带
宽为多少？
9.某串行异步通信总线的帧格式为1位起始位，8位数据位，1位奇偶校验位，2位停止位,
当波特率为9600bp时，比特率为多少？
10某双面磁盘每面有220道，内层磁道周长70cm位密度400位/cm,转速3000专/分，
问：
（1）磁盘存储容量是多少？
（2）数据传输率是多少？
0.08Misspenalty=100cySeseCPI（withoutmemorystaLs）ad&stores
操作在所有指令中的比例为30%
1）计算该程序实际的CPI值；
2）如果通过加大Cache勺容量使l-cach和D-cache勺missrat都降低
50%Misspenalty=150eye请说明新方案是否比原有的方案更优，并
说明理由。
六、应用题
1用16KX8位的SRAM芯片构成64KX16位的存储器，要求画出该存储器的组成逻辑框图。
2.用16KX16位的SRAM芯片构成64KX32位的存储器。
要求画出该存储器的组成逻辑
框图。
3.用4KX8的存储器芯片构成8KX16位的存储器，共需多少片？
如果CPU的信号线有读
写控制信号R/W*，地址线A15~Ao，存储器芯片的控制信号有CS和WE*,请画出此
存储器与CPU的连接图。
4.用2KX16位/片的SRAM存储器芯片设计一个8KX32位的存储器，已知地址总线为A15〜
Ao（低），数据总线D31〜Do（低），WE为读写控制信号。
请画出该存储器芯片级逻辑
图，注明各种信号线。
5.要求用128K<16位的SRAM芯片设计512KX16位的存储器，SRAM芯片有两个控制
端：
当CS有效时该片选中。
当W/R=1时执行读操作，当W/R=0时执行写操作。
用64KX16位的EPROM芯片组成128K16位的只读存储器。
试问：
（1）数据寄存器多少位？
2）地址寄存器多少位？
（3）共需多少片EPROM?
（4）画出此存储器组成框图。
6.用8K<8位的ROM芯片和8K<8位的RAM芯片组成一个32KX8位的存储器，其中
RAM地址占24K（地址为2000H〜7FFFJH,ROM地址占8K（地址为0000H〜1FFF）
RAM芯片有两个输入端；当CS有效时，该片选中，当W/R=l时，执行读操作；当
W/R=0时，执行写操作。
ROM芯片只有一个控制输入端一一片选CS要求画出此存
储器组成结构图。
7.某机指令字长16位。
设有单地址指令和双地址指令两类。
若每个地址字段为6位，双地
址指令有x条。
问单地址指令最多可以有多少条？
8.若某机要求有：
三地址指令4条，单地址指令255条，零地址指令16条。
设指令字长为
12位，每个地址码长为3位。
问能否以扩展操作码为其编码？
如果其中单地址指令为254
条呢？
说明其理由。
9.单总线CPU结构如下图所示，其中有运算部件ALU、寄存器Y和Z,通用寄存器R0-
R3指令寄存器IR、程序计数器PC主存地址寄存器MAR和主存数据寄存器MDR等
部件。
试拟出CPU读取并执行取数指令LOADR）,（A）的流程。
指令中R0表示目的
寻址为寄存器寻址，（A）表示源寻址为存储器间接寻址。
总线
PSMAR
PC+1^PC
DBUAMDRfIR
RMMAR
DBUS^MDR
MDR^R1
10单总线CPU结构图如下，其中有运算部件ALU、寄存器Y和Z通用寄存器R）〜R3
指令寄存器IR、程序计数器PC主存地址寄存器MAR和主存数据寄存器MDR等部
件，试拟出加法指令ADDRi,B（R）的读取和执行流程。
其中Ri表示目的寻址为寄
PSMAR
PC+1^PC
DBUS^MDR,
MDR^IR
B（IR地址段）—Y
R2+Y^Z
Z—MAR
DBUS^MDR,
MDR—Y
R1+Y—Z
Z—R1
11单总线CPU结构图如下，其中有运算部件ALU、寄存器Y和Z、通用寄存器R）〜&、
状态寄存器SR指令寄存器IR、程序计数器PG主存地址寄存器MAR和主存数据寄
存器MDR等部件，试拟出
升级会员 