触发器及应用数字钟课程设计.docx
《触发器及应用数字钟课程设计.docx》由会员分享，可在线阅读，更多相关《触发器及应用数字钟课程设计.docx（9页珍藏版）》请在冰豆网上搜索。
触发器及应用数字钟课程设计
数字钟课程设计作业
目 录
一、课程设计题目……………………………………1
二、课程设计的设计任务和基本要求………………1
三、课程设计题目分析……………………………1
四、课程设计的电路设计部分……………………2
五、课程设计的电路原理图…………………………6
六、课程设计过程中遇到的问题及其解决方法……7
七、课程设计的心得体会……………………………7
八、课程设计中部分元器件的使用说明……………8
九、附录………………………………………………10
十、参考文献…………………………………………11
电子技术课程设计正文
一、课程设计题目:
数字钟
二、课程设计任务和基本要求:
☆设计任务
采用中规模集成电路设计一台可以显示时、分、秒的数字钟。
☆基本要求
●能直接显示时、分、秒的数字钟，要求二十四为一计数周期。
●当电路发生走时误差时，要求电路具有校时功能。
●要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。
●要求电路主要采用中规模集成电路。
●要求电源电压+5伏—+10伏
三、课程设计题目分析:
☆设计要点
●设计一个精确的秒脉冲信号产生电路
●设计60进制、24进制计数器
●设计译码显示电路
●设计操作方面的校时电路
●设计整点报时电路
☆工作原理
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。
校时电路是来对“时、分、秒”显示数字进行校对调整。
其数字电子钟系统框图如下:
矚慫润厲钐瘗睞枥庑赖。
时显示器
分显示器
秒显示器
时译码器
分译码器
秒译码器
整点报时
时计数器
分计数器
秒计数器
时钟校准
振荡器
分频器
秒脉冲
数字电子钟系统框图
四、课程设计的电路设计部分:
☆秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
聞創沟燴鐺險爱氇谴净。
●振荡器:
通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
●分频器:
分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电
路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好
获得1Hz标准秒脉冲。
其电路图如下：
秒脉冲信号发生器
☆秒、分、时计时器电路设计
秒、分计数器为60进制计数器，小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS90构成。
残骛楼諍锩瀨濟溆塹籟。
●60进制计数器
由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。
两片74LS90按反馈清零法串接而成。
秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。
下图电路即可作为秒计数器，也可作为分计数器。
酽锕极額閉镇桧猪訣锥。
60进制计数器
●24进制计数器
由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。
既个位计数状态为QdQcQbQa=0100十位计数状态为QdQcQbQa=0010时，要求计数器归零。
通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。
电路图如下:
彈贸摄尔霁毙攬砖卤庑。
24进制计数器
☆译码显示电路
译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。
用与驱动LED七段数码管的译码器常用的有74LS48。
74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。
若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。
在译码管输出与数码管之间串联电阻R作为限流电阻。
謀荞抟箧飆鐸怼类蒋薔。
译码显示电路
☆校时电路
校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。
K1、K2分别是时校正、分校正开关。
不校正时，K1、K2开关是闭和的。
当校正时位时，需要把K1开关打开，然后用手拨动K3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把K1开关闭上。
校正分位时和校正时位的方法一样。
其电路图如下:
厦礴恳蹒骈時盡继價骚。
校正电路
☆整点报时电路
仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高并且以最后一声高音结束的时刻为整点时刻。
茕桢广鳓鯡选块网羈泪。
整点报时电路
五、课程设计原理图:
八、元器件使用说明:
⑴集成异步十进制计数器74LS90
集成异步十进制计数器74LS90它是二-五-十进制计数器，若将Qa与CPB相连从CPA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CPA相连，从CPB输入计数脉冲其输出Qd、Qc、Qb、Qa便成为5421码十进制计数器。
74LS90具有异步清零和异步置九功能。
当R0全是高电平，R9至少有一个为低电平时，实现异步清零。
当R0至少有一个低电平，R9全是高电平时，实现异步置九。
当R0、R9为低电平时，实现计数功能。
鹅娅尽損鹌惨歷茏鴛賴。
8421BCD码十进制5421BCD码十进制
74LS90功能表如下:
输入
输出
R01R02R91R92
QdQcQbQA
HHL×
HH×L
L×HH
×LHH
LLLL
LLLL
HLLH
HLLH
×L×L
×LL×
L××L
L×L×
计数
计数
计数
计数
⑵555定时器
振荡器由555定时器构成。
在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。
555定时器的功能主要由上、下两个比较器Ｃ1、Ｃ2的工作状况决定。
比较器的参考电压由分压器提供,在电源与地端之间加上ＶＣＣ电压,且控制端ＶＭ悬空,则上比较器Ｃ1的反相端“-”加上的参考电压为2/3ＶＣＣ,下比较器Ｃ2的同相端“+”加上的参考电压为1/3ＶＣＣ。
若触发端Ｓ的输入电压Ｖ2≤1/3ＶＣＣ,下比较器Ｃ2输出为“1”电平,ＳＲ触发器的Ｓ输入端接受“1”信号,可使触发器输出端Ｑ为“1”,从而使整个555电路输出为“1”。
若阈值端Ｒ的输入电压Ｖ6≥2/3ＶＣＣ,上比较器Ｃ1输出为“1”电平,ＳＲ触发器的Ｒ输入端接受“1”信号,可使触发器输出端Ｑ为“0”,从而使整个555电路输出为“0”。
控制电压端ＶＭ外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容（0.01μＦ左右）接地。
放电管Ｔ1的输出端Ｑ′为集电极开路输出,其集电极最大电流可达50ｍＡ,因此,具有较大的带灌电流负载能力。
若复位端ＲＤ加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出Ｑ为“0”电平。
只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。
籟丛妈羥为贍偾蛏练淨。
九、附录:
元器件清单
型号
功能
备注
74LS00
四个2输入与非门
一片
74LS04
六反向器
一片
74LS08
四个2输入与门
一片
74LS21
双4输入与门
一片
74LS48
译码器
六片
74LS86
四个2输入异或门
一片
74LS90
二-五-十进制计数器
九片
7805
二端式集成稳压器
一片
555定时器
产生时间延迟和多种脉冲信号
一片
晶体管
NPN型一个
电阻
5.1kΩ一个22Ω一个1kΩ一个
100kΩ可调一个10kΩ五个
LED显示器
六块
电键
三个
电容
0.01uF两个
元器件说明:
在清单中所列的元器件均为实验室中有的，与我所设计的电路图中所用元器件功能相同并且管脚相同，可以用74LS00替换7400、74LS04替换7404、74LS08替换7408、74LS21替换7421、74LS86替换7486、74LS90替换7490。
十、参考文献:
預頌圣鉉儐歲龈讶骅籴。
《数字电子技术》黄河水利出版社
《模拟电子技术》人民邮电出版社
《电子线路设计指导》北京航空航天出版社
《数字电路实验与课程设计》哈尔滨工程大学出版社
《电子技术指导实验书》河南机电高等专科学校
升级会员 