嵌入式课程设计.docx

嵌入式课程设计.docx

《嵌入式课程设计.docx》由会员分享，可在线阅读，更多相关《嵌入式课程设计.docx（20页珍藏版）》请在冰豆网上搜索。

嵌入式课程设计

课程设计报告

课程名称：

嵌入式课程设计

专业班级：

自动化XXX1班XXX号

学生姓名：

XXXX

指导教师：

XXX

完成时间：

2014年6月5日

报告成绩：

评阅意见：

评阅教师日期2014.6.6

智能汽车道闸控制系统的研发

1、设计要求

设计的智能汽车道闸控制系统就是物联网技术在实际生活中的一个应用,能够对进出车辆自动辨别以及自动控制汽车道闸,很好地解决了人为操作所带来的问题。

2、设计作用与目的

当今社会飞速发展,车辆越来越多,对车辆有效、安全的管理却逐渐成为一个越来越成为人们关注的话题。

汽车道闸工作方式简单,却能有效的管理车辆进出,现在被越来越多小区、停车产、公司等都选作为管理车辆进出的一个平台。

但人为的辨别和控制有时却很难做到安全、高效,偶尔的失误,却可能会给人们的安全带来隐患。

3、设计方案

本文研究主要内容是围绕两大技术展开,一是嵌入式系统,二是无线通信技术。

主控制器设计中,以ARMCortex-M3为内核的32位微处理器LM3S6965为基础,利用其自身所携带的串口模块、同步串行接U模块、以及以太网模块,进行实时控制和数据传输或TCP/IP网络通信。

无线模块设计主要釆用了一个以8051为内核的CC2530单片机,用于建立基于IEEE802.15.4标准协议的通信。

4、系统硬件设计

4.1智能道闸控制系统的硬件组成

智能道闹控制系统的硬件设计主要包括ARM嵌入式基本系统、无线通信激励的设计、无线通信模块、串口232模块、时钟模块和TCP/IP通信模块的硬件设计等。

为了实现以上各模块的功能,以及高性能、低价格、设计方便等要求。

本文采用在ARM嵌入式基本系统的基础上架构硬件平台,对各个模块的硬件电路进行独立设计。

利用LM3S6965内置通用异步收发器（UART）模块配合RS232收发电路,实现RS232通信;同时利用LM3S6965内置以太网控制器模块配合自带隔离变压的RJ45网络接口构成网络通信电路;外设时钟芯片,并通过相关软件设计,实现系统时钟的实时性。

利用PIC16F690单片机、高速MOSFET驱动器及125KHz天线组成无线通信的激励源。

CC2530拥有RF内核控制模拟无线电模块和休眠功能,配合外围的唤醒电路,可完成低功耗、长距离无线通信的要求。

系统组成如图1所示。

图1能道闸控制系统組成

4.2、微处理器LIVI3S6965介绍

在设计主控制系统时,根据控制任务的复杂程度和可靠性、稳定性、精度等指标要求选择一种性价比合理的嵌入式芯片,所以本文选用了LM3S6965这款基于ARMCortex-M3内核的芯片作为主控制器。

4.2.1、LM3S6965的主要特点

LM3S6965—款基于ARMCortex-M3的微控制器。

ARMCortex-M3处理器是从ARM7处理器系列中移植过来,为高性能、低成本、低功耗的平台提供一个满足小存储要求解决方案、简化管脚数、以及低功耗三方面要求的内核,与此同时,它还提供出色的计算性能和优越的系统中断响应能力。

LM3S6965它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架构,Cortex-M3处理器不能执行ARM指令集。

Thumb-2在Thumb指令集架构（ISA）上进行了大量的改进,它与Thumb相比,具有更高的代码密度并提供16/32位指令的更高性能。

非常适用于那些对存储器有限制或者需要较高代码密度的大批量生产的应用。

LM3S6965内部包含了技术需求中常用的接口。

LM3S6965主要特点如下:

（1）32位ARMCortexTM-M3v7M架构;

（2）50MHz操作频率;

（3）含有256KBFlash和64KBSRAM内部存储器;

（4）lO/lOOMbps以太网控制器,由完全集成的媒体访问控制（MAC）和网络物理（PHY）接口器件组成;

（5）4个通用定时器模块,每个提供2个16位定时器;

（6）看门狗定时器;

（7）通用DMA控制器;

（8）2个内部集成电路（I2C）模块、1个同步串行端口（SPI/SSP）模块以及3个通用异步收发（UART）模块;

（9）1个正交编码接口（QEI）、模数转化器、模拟比较器以及脉宽调试器（PWM）。

4.2.2LM3S6965的内部结构

LM3S6965一款基于ARMCortex-M3的微控制器,该微控制器包念了lO/lOOMbps以太网控制器、3个UART、4路模拟输入通道、1个同步串行端口（SPI/SSP）、2个I2C接口、1个QEI接口和6个脉宽调试输出端口。

4.3、主控制器的硬件设计

4.3.1、LM3S6965基本系统设计

LM3S6965包括有4个时钟源可供使用,它们分别为主振荡器、内部振荡器、内部30KHz振荡器和外部实时振荡器。

内部振荡器频率是12MHz±30%,在上电复位过程中和上电复位之后使用的时钟源,软件以后可切换为另一种可用的时钟源。

主振荡器在1MHz～8.192MHz的频率下操作,本系统使用外部6MHz的晶振,微处理器的工作频率可通过内部PLL单元提高。

内部30KHZ振荡器与内部振荡器类似,它提供30KHz±30%的工作频率,主要用在深度睡眠的节电模式中。

外部实时振荡器是提供一个低频率、精确的时钟基准,是休眠模块的一部分。

LM3S6965有5个复位源:

RESET管脚复位、看门狗复位、上电复位（POR）、内部掉电复位（BOR）和软件启动复位。

任何复位源可使芯片复位有效,一旦操作电压到达一个可使用的级别,则启动唤醒定时器。

复位将保持有效直至外部的复位被撤除,振荡器开始运行。

当计数经过了固定的时钟个数后,Flash控制器已完成其初始化。

本次设计采用了上电复位和手动复位相结合的方案,基本系统如图2所示。

主要标明LM3S6965的各种类型电源和地线管脚的连接方式。

需要注意的是,对于不同类型的电源和地,处理方式应有所不同,具体描述如表1所示。

图2中主要标明LM3S6965内部各类外设接口与具体功能电路间的引脚连接,包括SPI通信、调试接口、UART通信、以太网通信、LCD接口、按键等功能电路。

图2LM3S6965最小系统组成电路

表1LM3S6965电源/地管脚描述

管脚

描述

VDD

GND

数字电源和地。

为IO口提供3.3V数字供电电压和0V数字地

VDDA

GNDA

模拟屯源和地。

它们应当与LM3S6965的数字电源电压相同,但为了降低噪声和出错儿率,该电源应当与LM3S6965的数字电源隔离。

VDD25

内核电源电压

LDO

低压差稳压器输出电压。

它可以被用来给控制器的大部份内部逻辑提供电源。

在设计时,需与VDD25管脚相违,输出电压在2.25V～2.75V之内,可通过LDO功率控制器调节

VCCPHY

GNDPHY

以太网PHY电压和低

VBAT

RTC外设3.3V供电电压,由3.3V电源及外置电池供电

4.3.2、人机交互模块设计

a、LCD液晶显示

LM1095R液晶显示模块同LM3S6965的硬件连接如图2、图3所示。

图3液晶显示模块与LM3S6965硬件迎接图

LM1095R是一款192X128点阵中文/图形液晶显示模块,内置RA8803控制器。

模块不仅可以显示单一的文本,还能显示图形。

在文本模式下能够实现大小字体的混编（最大字体为64X64）,在连续输入数据时,模块能够自动调节行距。

使显示画面更加美观,大大节省用户的开发是时间。

他的主要特点有:

（1）单电源供电,内置升压电路；

（2）白色LED背光；

（3）高对比度,FSTN型LCD屏；

（4）双图层内存（2X9.6K显示存储器）；

（5）内嵌简体中文字库（7602个汉字）；

（6）可自定义16个字符。

LM1095R液晶显示器的结构框图如图4,管脚功能如表2所示。

图4LM1095R结构框图

表2LM1095R管脚描述

管脚

描述

Vout

电压调节输出管脚

V0

液晶参考电压管脚

VDD

数字电压5V管脚

VSS

数字电源地

/CS

片选信号管脚，低电平时，使能数据传输总线

RS

寄存器选择管脚

/WR

写入使能管脚、低电平有效

/RD

读出使能管脚、低电平有效

DB0～DB7

数据传输总线

/RST

复位管脚

VBLA

背光供电管脚

b、按键设计

键盘模块采用了5个独立按键来实现其功能,键盘操作是依据按键按下时引起信号的电平变化来判断具体哪个按键按下,然后执行相应的操作。

这5个按键设计如图5所示。

图5按键设计

按键功能如表3所示

按键

功能描述

KEY1（ENTER键）

进入菜单

KEY2（UP键）

向上移动光标

KEY3（RIGHT键）

向右移动光标

KEY4（DO键）

确认或修改参数

KEY5（ESC键）

返回上级菜单或跳出菜单

4.3.3、网络模块设计

LM3S6965内置以太网控制器。

以太网控制器由一个完全集成的媒体访问控制器（MAC）和网络物理（PHY）接口器件组成,完全支持10BASE-T和100BASE-TX标准,只需要一个双路1:

1隔离变压器就能与线路相连。

网络通信模块框图如图6所示。

图6网络通信模块框图

以太网控制器中的物理层（PHY）主要包括扰码器、解扰器、集成的编码解码器、全功能自协商功能和双速时钟恢复。

发送器包含一个线路驱动器和一个片内脉冲整形器。

接收器有一个自适应均衡器和一个校准时钟及恢复数据所需的基线恢复电路。

PHY有一个片内晶体振荡器,这个振荡器也可由一个外部振荡器驱动。

当由外振荡器驱动时,XTALNPHY和XTALPPHY管脚之间应接一个25MHz的晶体。

同时,LM3S6965为PHY配置了2个LED信号,用来指示以太网控制器操作的各种状态。

网络通信模块的设计如图2、图7所示。

图7网络通信模块设计

4.3.5、数据存数模块硬件设计

数据存数模块包括两部分:

时钟电路设计和SD卡接口设计

（1）、时钟模块电路设计

时钟模块现在越来越多得被应用到各种电路设计中,它能提供给系统准确的实时时钟。

DS1302是DALLAS公司推出的一款高性能、低功耗的涓流充电时钟芯片,内含有一个实时时钟/日历和31字节静态RAM,它可以对年、月、日、周日、时、分、秒进行计时,且具有闰年补偿功能。

时钟模块电路设计如图8所示

图8时钟模块设计

DS1302具有双电源管脚,供主电源和备份电源供电,同时提供了对后备电源进行涓细电流充电的能力。

如图9所示,3V为DS1302的后备电源,由3V的纽扣电池供电,防止其主电源掉电时,内部数据丢失。

DS1302与单片机之间能简单地采用同步串行的方式进行通信,仅需用到3根信号线:

（1）RES（复位/片选线）,

（2）I/O（数据线）,（3）SCLK（串行时钟）。

DS1302管脚的功能如表4所示。

表4DS1302管脚功能

引脚号

引脚名称

引脚功能

1

VCC2

主电源

2、3

X1，X2

振荡源,外接32.768KHZ晶振

4

GND

地线

5

RES

复位/片选线

6

I/O

串行数据输入/输出端（双向）

7

SCLK

串行时钟输入端

8

VCC1

后备电源

（2）、SD卡与LM3S6965硬件接口设计

SD卡（SecureDigitalMemoryCard）是一种基于半导体快闪记忆器的新一代记忆设备,重量只有2克,但却拥有高记忆容量、快速数据传输率、极大的移动灵活性以及很好的安全性。

目前在嵌入式系统中已取得越来越广泛的应用。

对SD卡进行软硬件设计首先要选择SD卡的总线模式。

SD卡有两种总线模式:

SD总线模式和SPI总线模式[23]。

本设计采用SPI模式。

SD卡引脚共有9个。

在SPI模式下,SD卡1-7号引脚依次为片选引脚SSEL,数据输入MOSI,电源地,电源引脚VDD,时钟信号SCK,电源地,数据输出MISO,8脚与9脚在SPI模式下保留。

根据SPI总线通信的协议规定,要求SPI总线在空闲时应置于高电平状态,因此SSEL、MISO、MOSI、SCK引脚应外接10K上拉电阻。

SD卡与LM3S6965的硬件接口如图9所示。

图9SD卡于LM3S6965的硬件接口

4.3.6其他接口及电路

（1）、道闸控制开关电路

系统控制道闸关的电路设计如图10所示,其中Y1为道闸的开启管脚,Y2为关闭管脚,COM1和COM2为道闸的公共信号管脚。

ULN2803是一款反向输出型芯片。

当系统上电稳定后,ULN2803芯片的两个输入管脚为低电平,则对应的输出管脚为高电平,继电器不闭合。

当ULN2803芯片的两个管脚为高电平时,继电器闭合,Yl、Y2管脚分别与其对应的公共信号管脚连接,则系统控制道闸开关。

图10道闸控制开关电路

（2）、JTAG接口电路

JTAG接口电路,如图11所示。

单片机通过JTAG与主机的并口连接,先把程序下载到FLASH内,再进行调试,这样就更为方便地调试程序,节省了时间的同时也降低了成本。

图11JTAG接口电路图

4.4无线通信的硬件设计

4.4.1、无线通信激励源硬件设计

无线通信模块主要包括无线通信激励源,无线通信发送标签和无线通信接收标签。

无线通信激励源的作用是通过天线,不断向外发送125KHZ频率的载波信号,使放置在车辆上的无线通信发送标签从睡眠状态转化为正常工作状态。

（1）、PIC16F690介绍

PIC16F690有许多功能[24],旨在最大限度地提高系统可靠性,通过减少外部元件将成本降至最低,并提供省电工作模式和代码保护功能。

有两个定时器提供必要的上电延时。

一个是振荡器起振定时器（OST）,旨在确保芯片在晶振达到稳定之前始终处于复位状态。

另一个是上电延时定时器（PWRT），仅在上电时提供64ms标称值）的固定延时,用来确保器件在供电电压稳定之前处于复位状态。

还有当器件发生欠压时使器件复位的电路,该电路可使用上电延时定时器,提供至少64ms的复位延时。

有了这三种片上功能,绝大多数应用就无需再外接复位电路了。

PIC16F690包含的技术特点如下:

（1）高性能的CPU,仅需学习35条指令;

（2）精准的内部振荡器;

（3）节能休眠模式、宽电压工作范围（2.0V—5.5V）、工业级和扩展级温度范围;

（4）增强型USART模块一支持RS485、RS-232和LIN2.0,I2C;

（5）17个I/O引脚和1个只用作输入的引脚;

（6）2个模拟比较模块,A/D转换器;

（7）3个时钟定时器;

（8）增强型PWM模块。

PIC16F690的硬件设计如图12所示

图12PIC16F690硬件电路设计

PIC16F690采用内部晶振,频率为8MHz。

图中SW3为PIC16F690的复位按键,管脚5是向外输125KHZ的PWM载波信息。

4.4.2、无线通信模块硬件设计

无线通信模块分为两部分,一个称为无线通信发送标签,一个称为无线通信接收标签。

根据任务需要,需选择一款满足低功耗、可靠性高、稳定性好、精度精确等要求,又带有无线通信功能的芯片作为无线通信模块的微控制器。

所以本文TI公司的CC2530芯片作为无线通信模块的微控制器。

（1）、CC2530介绍

CC2530使用的8051CPU内核是一个单周期的8051兼容内核。

它有三个不同的存储器访问总线（SFR、DATA禾[1C0DE/XDATA）,以单周期访问SFR、DATA和主SRAM。

它还包括一个调试接口和一个18输入的扩展中断单元。

CC2530包含三个物理存储器:

一个8-KBSRAM,一个闪存存储器和一个

XREG/SFR寄存器。

8-KBSRAM映射到DATA存储空间和XDATA存储空间的一部分。

8-KBSRAM是一个超低功耗的SRAM,当数字部分掉电时（供电模式2和3）能够保留自己的内容。

这对于低功耗应用是一个很重要的功能。

256KB闪存块为设备提供了内电路可编程的非易失性程序存储器,映射到CODE和XDATA存储空间。

除了保存程序代码和常量,非易失性程序存储器允许应用程序保存必须保留的数据,这样在设备重新启动之后可以使用这些数据。

使用这个功能,例如可以利用已经保存的网络具体数据,就不需要经过完整的启动、网络寻找和加入过程。

CC2530的存储映射如图14,图15,图16。

图14XDATA存储空间

图15CODE存储空间图16用于运行来自SRAM的代码的CODE存储空间

CC2530包含的技术特点如下:

①具有5种不同的运行模式:

主动模式、空闲模式和供电模式1、2、3;

②5个定时器,其中包括一个睡眠定时器。

睡眠定时器可将系统从供电模式1、2切换到主动模式;

③5个DMA,可以用来减轻8051CPU内核传送数据操作的负担,从而实现在高效利用电源的条件下的高性能;

④2个USART,它们能够分别运行于异步UART模式或者同步SPI模式;

⑤带有PHY的USB2.0全速控制器的接口;

⑥一个IEEE802.15.4兼容无线收发器;

⑦看门狗定时器;

⑧极高的接收灵敏度和抗干扰性能;

⑨输出功率高达4.5dBm;

⑩极低的功耗。

主动模式RX:

24mA,主动模式TX:

29mA,供电模式3（睡

眠模式）:

0.4uA。

CC2530的工作模式:

主动模式:

完全功能模式。

稳压器的数字内核丌启,16MHZRC振荡器或32MHz晶体振荡器运行,或者两者都运行。

32kHzRCOSC振荡器或32kHzXOSC运行。

空闲模式:

除了CPU内核停止运行（即空闲）,其他和主动模式一样。

供电模式1:

稳压器的数字部分开启。

32MHzXOSC和16MHzRCOSC都不运行。

32kHzRCOSC或32kHzXOSC运行。

复位、外部中断或睡眠定时器过期时系统将转到主动模式。

供电模式2:

稳压器的数字内核关闭。

32MHzXOSC和16MHzRCOSC都不运行。

32kHzRCOSC或32kHzXOSC运行。

复位、外部中断或睡眠定时器过期时系统将转到主动模式。

供电模式3:

稳压器的数字内核关闭。

所有的振荡器都不运行,只有外部中断或复位才能使系统转到主动模式。

（2）、无线通信发送模块

无线通信发送模块用于放置在汽车内部,平时一直处于供电模式3（即睡眠模式）状态。

MCP2030收到无线通信激励源发出的125KHZ的特定唤醒信号,通过管脚发送一个脉冲信号,使得CC2530收到一个外部IO中断事件,促使其从睡眠模式切换到主动模式。

MCP2030是一款独立模拟前端（AnalogFront-End,AFE）器件,可用于低频（Low-Frequency,LF）传感和双向通信应用。

该器件具有8个可由外部器件读取的可读写内部配置寄存器,还有一个只读的STATUS寄存器。

其主要特点如下:

①3个用于输入低频模拟信号的通道,各输入通道可单独使能或禁止;

②高输入检测灵敏度（3mVPP,典型值）,最低检测输入信号幅值可低至大约1mVPP;

③高调制深度灵敏度（低至8%）;

④3种输出选择（解调数据、载波时钟、接收信号强度指示（RSSI））;

⑤输入载波频率:

125KHz,最大输入数据速率:

10Kbps;

⑥双向收发通信;

⑦低待机电流:

4uA（使能3个通道时）,低工作电流:

13uA（使能3个通道时）;

⑧与外部器件连接的串行外设接口（SPI）;

⑨可编程天线调谐电容。

MCP2030主要引脚的功能如下表5所示。

表5MCP2030主要引脚的功能描述

管脚

功能描述

CS

片选数字输入引脚

SCLK/ALERT

SCLK:

改良型3线SH接口的时钟输入。

ALERT输出:

如果配置寄存器中存在奇偶校验错误成32ms警报定时器超时,此引脚变为低屯平。

RSSI

接收信号强度指示器电流输出

LFDATA/CCLK/SDI0

LFDATA:

解调数据输出。

CCLK:

载波时钟输出。

SDIO:

改良型3线SPI接口的串行输入或输出数据

LCZ

用于外部LC天线的输入引脚,3路低频模拟输入信号的其中一路

LCY

用于外部LC天线的输入引脚,3路低频模拟输入信号的其中一路

LCX

用于外部LC天线的输入引脚,3路低频模拟输入信号的其中一路

LCCOM

用于外部LC天线的公共参考输入端

由此可以看出,MCP2030内部没有CPU,所以需要由CC2530通过SH通信对其内部的寄存器进行设置。

（3）、MCP2030电路设计

如图17所示,MCP2030的3路输入管脚LCX、LCY、LCZ分别与3D天线的3个管脚相连。

所谓3D天线,是在一个铁芯的X、Y、Z轴分别绕阻线，使天线无论处在什么方向，都能很好的接收信号。

C23、C24、C25这3个电容是它们各自所在路的输入信号的协调电容。

若要使该路信号的接收质量最好，则电容值与电感值应满足公式

，这里f值为125KHZ，而L则是该路上所绕阻线的电感值。

MCP2030SPI通信的3个管脚CS、SCLK、SDIO直接与CC2530的3个管脚相连。

CC2530通过这3个管脚编辑MCP2030内部寄存器。

图17MCP2030与CC2530的电路设计

（4）、CC2530电路设计

无线数据通过天线回路接收,经过RF匹配网络,最后传输到芯片RF控制模块中。

所谓RF匹配网络,是为了保证传输最大的信号能量,减少回波对信号质量和可用功率的影响,保证信号的高质量。

如图18所示,U2是2.4GHz天线,C13、C14、C15、C16、C17、C18、LI、L2、L3组成了RF匹配网络。

管脚P1.0、P0.7、P0.6用来对MCP2030进行寄存器配置和通信。

在进入调试模式下,P2.1是调试数据的双向引脚,P2.2是调试时钟的输入引脚。

Y1是32M晶振,振荡器。

CC2530可以选择高精度的晶体振荡器,也可以选择低功耗的高频RC振荡器,但当运行RF收发器时,必须使用32M晶体振荡器。

Y2是32.768KHz的晶振,用来驱动睡眠定时器,为看门狗定时器产生标记。

图18CC2530电路设计

5、心得体会

通过这次嵌入式课程设计，我得到了一次用所学知识与技能分析和解决问题的可贵的锻炼机会。

在常用编程设计思路技巧的掌握方面都向前迈了一大步，为日后成为合格的应用型人才打下良好的基础。

通过这次嵌入式课程设计，使我明白了只有付出过才会有收获的喜悦，付出与收获往往是成正比的。

在这次设计过程中，自己投入了很多的时间与精力，从拿到课题到完成设计，这个过程中我发现自己很多的不足，第一，基础知识不够牢固。

好在有良师益友的帮助，使自己的设计更加合理。

第二，做事不够细腻。

在文档的写作过程中，容易出现一些语句上的毛病，甚至出现前后语言不连贯的现象，这些习惯的养成与自己做事不细致是分不开的。

当然，在发现自身不足的过程中，同时自身也有了一定的成长，比如，做事比以前更有耐心了，方法更多了，懂得多次尝试，知道了不同的问题可以通过不同的方法去解决。

只要你敢想，再加上理论与实践，就可以得到意想不到的结果。

同时也学会了如何将一篇报告做好。

学会如何合理利用手中的资源。

通过本次的嵌入式设计，受益匪浅，充分意识到自己所学的东西还是非常有限的，不过通过设计，还是学到了一些书本上没有学到的东西。

同时，非常感谢XXZX老师的耐心指导。

感谢在本次设计中帮助过我的所有同学。

附录一

附录二