北京科技大学869计算机组成原理历年考研真题汇编附答案47p.docx

北京科技大学869计算机组成原理历年考研真题汇编附答案47p.docx

《北京科技大学869计算机组成原理历年考研真题汇编附答案47p.docx》由会员分享，可在线阅读，更多相关《北京科技大学869计算机组成原理历年考研真题汇编附答案47p.docx（18页珍藏版）》请在冰豆网上搜索。

北京科技大学北京科技大学869计算机组成原理历年考研真题汇编附答计算机组成原理历年考研真题汇编附答案案47p目录2014年北京科技大学869计算机组成原理考研真题52013年北京科技大学869计算机组成原理考研真题122009年北京科技大学829计算机组成原理考研真题202001年北京科技大学计算机组成原理考研真题222000年北京科技大学计算机组成原理考研真题271999年北京科技大学计算机组成原理考研真题34说明：

北京科技大学计算机组成原理专业的科目代码2009年为829,，之后改为869。

北京科技大学计算机与通信工程学院、国家材料服役安全科学中心、冶金工程研究院均考此科目。

2014年北京科技大学869计算机组成原理考研真题试题编号：

869_试题名称：

计算机组成原理（共9页）适用专业：

计算机科学与技术、软件工程、计算机技术（专业学位）、软件工程（专业学位）_说明：

所有答案必须写在答题纸上，做在试题或草稿纸上无效。

一、填空（满分40分，每题2分）1存储程序原理是指_，它是_型计算机体系结构的核心思想。

2设浮点数长16位，高8位是阶码，含1位阶符，低8位是尾数，含1位数符，阶码和尾数均用补码表示，基值（底）为2，尾数为规格化、无隐藏位，机器数为FC60H的十进制真值是_，十进制真值ll/128的规格化浮点编码是_（16进制助记形式）。

3已知x补=x0x1x2xn，则-x补=_。

4设机器数长8位，定点小数，最高位是符号位，的原码是_，的补码是_。

5若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示范围取决于_的位数，而精度取决于_的位数。

6半导体随机读写存储器包括_和_，前者的速度比后者快，但集成度不如后者高。

7存储系统中，CPU能直接访问_和_，但不能直接访问磁盘和光盘。

8设主存储器容量为64K?

32位，则CPU中用做主存接口的寄存器MAR的位数是_，MBR的位数是_。

9中断周期前的CPU工作周期是_，中断周期后的CPU工作周期是_。

10移码表示法主要用于表示_，以利于在加减运算的_操作中比较大小。

11某机指令字长24位，定长操作码，共能完成129种操作，采用单地址格式可直接寻址的范围是_，采用二地址格式指令，可直接寻址范围是_。

12用74181和74182组成64位多重进位运算器，则需_片74181和_片74182。

13寄存器间接寻址方式中，操作数存放在_，寄存器中存放的是_。

14CPU从_取出一条指令并执行这条指令的时间称为_。

15微程序中的微指令是指_。

16当前正在执行的指令保存在CPU的_寄存器中，运算结果如溢出、为负、为零等状态标志保存在CPU的_寄存器中。

17设相对寻址的转移指令占两个字节,第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为200aH，要求转移到2002H，则该转移指令第二字节内容为_。

18为运算器构造的简单性，运算方法中常采用_加减法、_乘除法或补码乘除法。

19组合逻辑控制器的基本思想是：

某一微操作控制信号是_译码输出，_信号和各种状态信号的逻辑函数。

20组合逻辑控制器所采用的三级时序是指_、_和脉冲等三级。

二、选择（满分30分，每题1分）1一个8位的二进制整数，若采用补码表示，且由3个“1”和5个“0”组成，则最小值为_。

A-127B-32C-125D-32下列数中最大的数是_。

2B（227）8C（98）16D（152）103若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。

A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数4假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_。

5计算机的存储器采用分级方式是为了_。

A减少主机箱的体积B解决容量、速度、价格三者之间的矛盾C存储大量数据方便D操作方便6下面所述不正确的是_。

ARAM可随机存取信息，掉电后信息丢失B访问RAM时，访问时间与单元的物理位置无关C内存中存储的信息均是不可改变的D随机存储器和只读存储器可统一编址7某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是_。

A4MB3MC2MD1M8在定点二进制运算器中，减法运算一般通过_来实现。

A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器9在向下生成的堆栈中，如果入栈指令PUSHX的操作定义为：

SP（SP）+1，M（SP）M（X），则出栈指令POPX应定义为_。

ASP（SP）-1，M（X）M（SP）BSP（SP）+1，M（X）M（SP）CM（X）M（SP），SP（SP）-1DM（X）M（SP），SP（SP）+110以下四种类型指令中，执行时间最长的是_。

ARR型BRS型CSS型DSR型11微程序控制器中，机器指令与微指令的关系是_。

A每一条机器指令由一条微指令来执行B每一条机器指令由一段微指令编写的微程序来解释执行C每一条机器指令组成的程序可由一条微指令来执行D一条微指令由若干条机器指令组成12从控制存储器中读取一条微指令并执行相应操作的时间叫_ACPU周期B微周期C时钟周期D机器周期13挂接在总线上的多个部件_。

A只能分时向总线发送数据，并只能分时从总线接收数据B只能分时向总线发送数据，但可同时从总线接收数据C可同时向总线发送数据，并同时从总线接收数据D可同时向总线发送数据，但只能分时从总线接收数据14单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。

A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式15同步控制是_。

A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式16为了便于实现多级中断，保存现场信息最有效的办法是采用_。

A通用寄存器B堆栈_C存储器_D外存17下面浮点运算器的描述中正确的句子是：

_。

A尾数部件只进行乘法和除法运算B阶码部件可实现加、减、乘、除四种运算C阶码部件只进行阶码相加、相减和比较操作D尾数部件只进行乘法和减法运算18在定点数运算中产生溢出的原因是_。

A运算过程中最高位产生了进位或借位B参加运算的操作数超出了机器表示的范围C寄存器的位数太少，不得不舍弃最低有效位D运算的结果超出了机器的表示范围19在浮点数加减法的对阶过程中，_。

A将被加（减）数的阶码向加（减）数的阶码看齐B将加（减）数的阶码向被加（减）数的阶码看齐C将较大的阶码向较小的阶码看齐D将较小的阶码向较大的阶码看齐20四片74181和1片74812器件相配合，具有如下进位传递功能_。

A串行进位B组内先行进位，组间先行进位C组内先行进位，组间串行进位D组内串行进位，组间先行进位21指令系统采用不同寻址方式的目的是_。

A实现存贮程序和程序控制。

B缩短指令长度，扩大寻址空间，提高编程灵活性。

C可直接访问外存。

D提供扩展操作码的可能并降低指令译码的难度。

22系统总线地址的功能是_。

A选择主存单元地址B选择进行信息传输的设备C选择外存地址D指定主存和I/O设备接口电路的地址23算术右移指令执行的操作是_。

A符号位填0，并顺次右移1位，最低位移至进位标志位B符号位不变，并顺次右移1位，最低位移至进位标志位C进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D符号位填1，并顺次右移1位，最低位移至进位标志位24某寄存器中的值有时是地址，因此只有计算机的_才能识别它。

A译码器_B判断程序_C指令_D时序信号25在虚拟存贮器中，当程序正在执行时，由_完成地址映射。

A程序员B编译器C装入程序D操作系统26周期挪用方式常用于_方式的输入/输出中。

ADMA_B中断_C程序传送D通道27至今为止，计算机中的所有信息仍以二进制方式表示的理由是_。

A节约元件B运算速度快C物理器件的性能决定D信息处理方便28下列叙述中正确的是_。

A只有I/O指令可以访问I/O设备。

B在统一编址下，不能直接访问I/O设备。

C访问存储器的指令一定不能访问I/O设备。

D在具有专门I/O指令的计算机中，I/O设备才可以单独编址。

29在各种I/O方式中，中断方式的特点是_。

ACPU与外设串行工作，传送与主程序串行工作。

BCPU与外设并行工作，传送与主程序串行工作。

CCPU与外设串行工作，传送与主程序并行工作。

DCPU与外设并行工作，传送与主程序并行工作。

30某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有_位。

A4B12C15D26三、简答题（满分30分，每题5分）1什么是软件与硬件的逻辑等效性，并举出两个实例。

2画出微程序控制器的构成框图，并说明各部分的功能。

3某四位加法器的四位进位信号分别为C4、C3、C2、C1，低位来的信号为C0，请分别按下述两种方式写出C4、C3、C2、C1的逻辑表达式。

（1）串行进位方式_

（2）并行进位方式4当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。

比较组合逻辑控制器和微程序控制器的特点。

5以打印机输出为例说明中断的全过程，并比较中断方式和DMA方式的特点。

6比较Cache和虚拟存储器，说明它们的相似点与不同。

四、综合题（共50分）1（6分）

（1）定点补码加减运算溢出判断的三种方法是什么？

分别列出逻辑表达式并加以说明。

（2）已知机器字长8位，x=-00111100，y=+01100100，求x补，-x补，y补，-y补，x+y=？

，x-y=？

要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。

2（4分）已知X=01010,Y=-01101,用原码一位乘法计算X*Y=？

其中寄存器、加法器的宽度均为4位，要求写出详细计算过程与说明。

解:

X原=_Y原=X*Y原=X*Y=实现的具体过程：

C（进位触发器）P（部分积寄存器）Y（除数寄存器）说明3（6分）已知X=-00110101211，Y=011001002-11（此处数均为二进制）。

浮点数阶码用4位移码，尾数用8位补码表示（含符号位），

（1）写出X，Y的浮点数表示（要求格式：

数符阶码尾数）。

（2）计算X+Y，要求给出运算过程（舍入采用0舍1入法）。

（3）如何判断浮点补码加减运算是否溢出?

并说明发生溢出时如何处理？

并判断上述运算结果是否溢出。

4（7分）有一个全相联Cache系统，Cache由8个块构成，CPU送出的主存地址流序列分别为：

14、18、14、18、8、4、8、10，求

（1）每次访问后，Cache的地址分配情况。

（2）当Cache的容量换成4个块，地址流为6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作。

5（3分）设指令字长为16位,每个操作数的地址码为6位,指令有零地址、一地址、二地址3种格式。

（1）设指令系统的操作码长度和位置固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？

（2）采用扩展操作码技术，二地址指令最多有几种？

（3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？

6（6分）设某机存储字长、指令字长和机器字长均相等，该机的指令格式如下：

其中，A为形式地址，补码表示（包括一位符号位）；M为寻址方式，M=0立即寻址；M=1直接寻址（此时A视为无符号数）；M=2间接寻址（此时A视为无符号数）；M=3变址寻址（A为位移量，变址寄存器为Rx）；M=4相对寻址。

求：

（1）该指令格式能定义多少种不同的操作？

立即寻址操作数的范围是多少？

（2）写出各种寻址方式（M=1、2、3、4）计算有效地址的表达式。

（3）当M=1、2、4时，能访问的最大主存空间为多少机器字?

7（8分）某半导体存储器容量4K8位。

其中固化区2K8位（低地址），用1K8位的EPROM芯片组成；随机读写区2K8位（高地址），由2K4位的SRAM芯片组成。

地址总线A11A0，双向数据总线D7D0，控制读写。

试问：

（1）数据缓冲寄存器多少位？

地址寄存器多少位？

（2）二种芯片各需多少片？

求每片芯片的片选逻辑式与地址分配完成下表。

（3）设计并完成该存储器逻辑图，注明芯片与地址总线、数据总线和信号线的联结，并实现片选逻辑。

芯片编号芯片类型芯片容量芯片地址片选逻辑表达式地址范围1EPROM1KA9A0CS1=2CS2=3CS3=4CS4=逻辑图：

8（10分）某计算机的数据通路如下图所示，其中M主存，MBR主存数据寄存器，MAR主存地址寄存器，R0R3通用寄存器，IR指令寄存器，PC程序计数器（具有自增能力），C、D暂存器，ALU算术逻辑单元，移位器左移、右移、直通传送。

所有双向箭头表示信息可以双向传送。

请按数据通路图画出下列指令的指令周期流程图：

（1）MOVR1，-（R2），指令功能是（R2）-1R2，（R2）R1。

（2）ADD（R1），（R2）+，指令功能是（R1）+（R2）（R1），（R2）+1R2。

_2013年北京科技大学869计算机组成原理考研真题试题编号：

869_试题名称：

计算机组成原理（共9页）适用专业：

计算机科学与技术、软件工程、计算机技术（专业学位）、软件工程（专业学位）_说明：

所有答案必须写在答题纸上，做在试题或草稿纸上无效。

一、选择（满分20分，每题1分）1计算机中采用补码运算的目的是为了（）A与手工运算方式保持一致B提高运算速度C简化计算机的设计D提高运算的精度2下列叙述中，不正确的是（）A串行加法器位数越多加法时间越长B超前进位加法器位数越多高位电路越复杂C串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递（D）串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂3IEEE754的浮点数C1E00000hex代表的真实数值是（）A-70_B-280C-140_D1404关于海明校验码的说法中，正确的是（）A只能检测出一位出错B能检测出两位同时出错C不能指出哪一位出错D能纠正两位错误5以下几种存储器中，存取速度最快的是（）ACache_B寄存器C内存_D闪存6关于DRAM刷新的说法中，错误的是（）A刷新是通过对存储单元进行“读但不输出数据”的操作来实现的B刷新时指对DRAM中的存储电容重新充电C由于DRAM内部设有专门的刷新电路，所以访存期间允许刷新D刷新是按行进行的7在程序的执行过程中，Cache与主存的地址映射是由（）A操作系统来管理的B硬件自动完成的C硬件和软件共同完成的D编译器和程序员调度的8当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入的信息数据宽度各为（）A字，块_B字，字C块，页_D块，块9关于Cache的说法中，正确的是（）ACache的容量与主存容量的差距越大越好B采用直接映像时，Cache无需考虑替换问题C采用直接映像时，一般用最近最少使用替换算法D如果采用最优替换算法，则Cache的命中率可达到100%10存储中，信息按对齐方式存储（整数边界方式存储）的含义是（）A信息的字节长度必须是整数B信息单元的字节长度必须是整数C信息单元的存储地址必须是整数D信息单元的存储地址是其节长度的整数倍11虚拟存储器中关于页表、快表和慢表叙述中正确的是（）A快表与慢表都存储在主存中，但快表比慢表容量小B快表采用了优化搜索算法，因此查找速度快C快表采用高速存储器件组成，按查找内容访问，因此比慢表查找速度快D快表比慢表命中率高，可以得到更多的搜索结果12虚拟存储器不能解决的问题是（）A存储系统成本高B编程空间受限C访问速度慢D程序空间到物理空间的转换13若指令中地址码给出的是操作数有效地址，这种寻址方式为（）A立即寻址B直接寻址C间接寻址D相对寻址14计算机指令中要用到的操作数一般可来自（）部件A通用寄存器B内存存储单元C外设接口中的寄存器D以上三种均可以15CPU功能不包括（）A执行指令B执行子程序调用C执行DMA操作D检测并响应中断16在计算机中，存放微指令的控制存储器隶属于（）A外存B高速缓存C内存DCPU17在一个微指令周期中（）A只能执行一个微操作B能顺序执行多个微操作C能并行执行多个互斥微操作D能并行执行多个相容微操作18下列说法正确的是（）A取指周期一定等于机器周期B指令字长等于存储字长的前提下，取指周期等于机器周期C指令字长等于机器字长的前提下，取指周期等于机器周期D取指周期与机器周期没有必然的联系19采用DMA方式传送数据时，每传送一个数据就要占用一个（）A指令周期B中断周期C存储周期D节拍周期20对于单重中断处理过程，说法不正确的是（）A中断请求是中断源发出并送给CPU的控制信号BCPU在每个机器周期后要检查是否有中断请求C开中断是为了CPU能相应嵌套的中断请求D在进入中断设备服务程序之前不需要开中断二、填空（满分40分，每题2分）1某机器字长32位，其中一位符号位，定点小数补码最大数_最小数为_2若定点整数64位，含一位符号位，补码表示，则所能表示的绝对值最大的负数为__4某存储系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小为_（假设不考虑一致维护位）5一个带有Cache的计算机系统中，Cache的容量为256KB，主存的容量为1024MB，则Cache-主存层次的等效容量为_6在页面尺寸为4KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为_7设相对寻址的转移指令占两个字节第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为2008H，要求转移到2002H，则该转移指令第二字节内容为_8一个五级流水线处理器，连续向此流水线输入100条指令，如不考虑冲突情况，在第78个时钟周期结束时，共执行完的指令条数为_条9设指令字长16位，采用扩展操作码，操作数地址需4位，该指令系统已有三地址指令X条，二地址指令Y条，无零地址指令，则一地址指令最多_10假设某计算机共有256个微命令，如果采用字段直接编码法，若4位为一个段，共需_段，操作控制字段需_位11提高加法器运算速度的关键是_12减法可以和加法使用同一部件的关键是_13在指令格式设计中，采用扩展操作码技术的目的是：

14在浮点数表示方法中，阶码表示_,阶码位数越多，该浮点数表示的_越大。

15采用数据校验码的目的是_。

16常用的数据校验码有奇偶校验码、_和_17影响流水线性能的主要因素有_18中断响应过程中，保护程序计数器PC的作用是_19构成控制信号序列的最小单位是_20在机器码中，零的表示唯一的码是_和_三、简答题（满分30分，每题6分）1溢出检测是处理器设计必须考虑的问题，请简述加/减法运算器的溢出检测方法，并给出示意电路图。

2简述加法运算器中快速进位链的作用及其实现原理3简述局部性原理，并给出一个程序执行中符合某种局部性原理的例子。

4简述层次存储系统中快表的组成及作用5简述中断屏蔽字的作用四、综合题（共40分）已知X=00110001211，Y=011001102-10（此处数均为二进制）。

浮点数阶码用4位移码，尾数用8位补码表示（含符号位）（8分）写出X，Y的浮点数表示（要求格式：

数符阶码尾数）计算X+Y要求给出运算过程（舍入采用0舍1入法），并判断是否溢出2请写出“1位Booth乘法”6x7=42的详细执行过程。

其中乘法器宽度为4位，要求按照：

执行周期、被乘数、部分积格式写出执行过程;并画出电路示意图（8分）3有一个全相联Cache系统，Cache由4个块构成，CPU送出的主存地址流序列为：

2，12，9，12，2，8，7，5分别给出先进先出替换算法和最近最少使用替换算法的相应地址分配和操作。

（8分）_先进先出替换算法最近最少使用替换算法设有一台计算机，其指令长度为16位，指令格式如下：

该指令的功能是（R）（R）OP（M/D）其中OP为操作码，占5位；第一操作数R为寄存器直接寻址，第二操作数由M和D共同决定寻址方式（M为寻址方式，D为形式地址）且规定如下：

M000，为立即寻址，D为立即数；M001，为相对寻址，D为位移量；M010，为基址寻址，D为位移量；M011，为寄存器间接寻址，D为寄存器号；假定要执行的指令为加法指令（ADD），存放在002000单元中，D的值为02，该指令执行前存储器内容如图1所示；通用寄存器组、变址寄存器和基址寄存器内容如图2所示。

问：

当M分别为以下几种情况时，该指令执行后，结果是什么？

（要求写出计算过程）（8分）

（1）当M000时，结果是什么？

放在哪个寄存器中？

（2）当M001时，结果是什么？

放在哪个寄存器中？

（3）当M010时，结果是什么？

放在哪个寄存器中？

（4）当M011时，结果是什么？

放在哪个寄存器中？

图1存储器内容图2寄存器内容5用增量方式和断定方式结合法为下图所示的微指令序列安排微地址。

（8分）要求：

给出微指令格式并指出微地址至少多少位？

给出转移控制条件定义给出具体微指令的微地址安排五、设计题（共20分）某计算机机器字长为8位，系统通用寄存器2个。

指令采用变长指令格式，指令长为12字（816位），其中第一字为操作码和寻址特征，第二字为立即数（Imm）或偏移量，指令第一字的位1为指令长度标识，位1内容为0表示单字长指令，位1内容为1表示双字长指令（如图1所示）。

图1指令格式指令长度现有二操作数指令三条，操作数寻址定义见图2。

其中第2位为第一操作数，来源于通用寄存器，内容为0表示R0；内容为1表示R1；第0,1位表示第二操作数，寻址编码见表1；第3位表示目的操作数，内容为0表示结果存在第一操作数位置，内容为1表示结果存在第二操作数位置。

图2指令格式操作数定义表1寻址方式编码系统部分数据通路结构如图3所示，在图3中所用控制信号为1时表示有效，为0时表示无效。

图3数据通路现有三条指令：

（1）

（2）（3）请分别给出此三条指令的指令流程，并画出能执行此三条指令的控制信号状态转换图。