EDA选择题.docx

EDA选择题.docx

《EDA选择题.docx》由会员分享，可在线阅读，更多相关《EDA选择题.docx（23页珍藏版）》请在冰豆网上搜索。

EDA选择题选择题选择题题库一、VHDL基本结构一个项目的输入输出端口是定义在：

A.实体中B.结构体中C.任何位置D.进程中描述项目逻辑功能的是：

A.实体B.结构体C.配置D.进程关键字ARCHITECTURE定义的是：

A.结构体B.进程C.实体D.配置VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：

库库库工作库VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述是：

A器件外部特性；B器件的内部功能；C器件的综合约束；D器件外部特性与内部功能。

在VHDL中，库可以包含一个或多个。

A.程序包B.结构体C.输入D.输出一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序成为。

A设计输入B.设计输出C.设计实体D.设计结构Q为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是：

A.Q：

INBIT；B.Q：

OUTBIT；C.Q：

INOUTBIT；D.Q：

BUFFERBIT；VHDL语言程序结构的特点是把一个设计实体分成。

A.外部和内部B.实体和实体说明C.结构体和结构体说明D.图形部分和文本部分技VHDL设计文件的实体说明部分描述的是：

A.电路系统的内部结构B.电路系统的逻辑功能C.电路系统的主要参数D.电路系统的外部端口VHDL语言程序结构中必不可少的部分是：

A.库B.程序包C.配置D.实体和结构体下列选项中，哪些项在VHDL程序设计文件中属于可选部分：

A.库和实体B.实体和结构体C.结构体和配置D.库、程序包和配置关于VHDL中实体说明的格式，以下叙述不正确的是A.实体说明以“ENTITY实体名IS”开头，以“END实体名”结束B.实体说明中包含类属表和端口说明两部分C.端口说明中只需要规定端口的模式即可D.实体名一定要与设计文件同名在VHDL的实体说明中，端口名表的作用是：

A.列出所有输入端口的名称B.列出所有输出端口的名称C.说明实体输入、输出端口的信号类型及端口模式D.只定义输入、输出端口的数目在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在中。

A.设计实体B.配置C.结构体D.库和程序包在包含多个结构体的VHDL程序中，必须使用来选择用于综合和仿真的结构体。

语句语句语句语句在VHDL的端口声明语句中，用声明端口为双向方向。

类属说明的正确格式是：

（delay:

TIME=20us）;（delay:

TIME:

=20us）;（delayTIME=20us）;（delay=TIME:

=20us）;VHDL的设计实体可以被高层次的系统，成为系统的一部分A.输入B.输出C.仿真D.调用VHDL常用的库是标准库VHDL的实体声明部分用来指定设计单元的：

A.输入端口B.输出端口C.引脚D.以上均可以下关于VHDL中的程序包，说法错误的是：

A.程序包可定义一些子程序、常量和用户数据类型，供多个设计实体共享B.用户只能使用VHDL预定义的标准程序包，不能由用户自己定义程序包C.程序包由程序包声明单元和程序包体单元两部分构成D.在实体中引用一个程序包的格式为：

Use库名程序包名项目名；在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在中。

A.设计实体B.程序库C.结构体D.程序包如果信号a定义为标准逻辑矢量，要使a=a+1;语句合法，则需要打开下面哪些程序包：

std_logic_1164std_logic_unsignedstd_logic_arithstd_logic_signedA.和B.和C.和D.和二、VHDL基本语法

（一）标识符1987标准的VHDL语言对大小写是：

A.敏感的B.只能用小写C.只能用大写D.不敏感关于1987标准的VHDL语言中，对标识符描述正确的是：

A.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以1987标准的VHDL语言中，对合法的标识符描述不正确的是：

A.下划线不能用在开头B.下划线不能连用C.不能使用下划线D.下划线不能用在结尾符合1987标准VHDL的标识符是：

A.A_2B.A+2C.2AD.22符合1987VHDL标准的标识符是：

A.a_2_3B.a__2C.2_2_aD.2a不符合1987标准VHDL的标识符是：

A.a_1_inB.a_in_2C.2_aD.asd_1不符合1987标准VHDL的标识符是：

A.a2b2B.a1b1C.ad12D.%50下列标识符中，是不合法的标识符。

A.State0B.9moonC.Not_Ack_0D.signall在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中是用什么表示的：

A小写字母和数字B.大写字母数字C.大或小写字母和数字D.全部是数字下面哪一个可以用作VHDL中的合法的实体名：

A.ORB.VARIABLEC.SIGNALD.OUT1以下关于VHDL中标识符的说法不正确的是：

A.标识符由26个英文字母和数字09以及下划线组成B.标识符必须由英文字母开始，且不能以下划线结束C.标识符中可以包含空格D.标识符不允许与VHDL中的关键字重合

（二）数据类型对于大多数主流的VHDL综合器，一般不支持哪个数据类型：

在VHDL中，乘“*”和除“/”算术运算的操作数据是数据类型A.整型B.实型C.整型和实型D.比特型SIGNALb:

BIT_VECTOR（0TO0）,信号b的位宽是几位A.0B.1C.2D.非法语句下面哪个数据类型不能够被综合，仅能用于仿真。

A.STD_LOGICB.INTEGERC.BITD.REAL下面哪个数据类型只有“真”和“假”两种状态。

A.STD_LOGICB.INTEGERC.BITD.BOOLEAN关于VHDL数据类型，正确的是：

A.数据类型不同不能进行运算B.数据类型相同才能进行运算C.数据类型相同或相符就可以运算D.运算与数据类型无关下面数据中属于实数的是：

A.B.3C.1D.“11011”下面数据中属于位矢量的是：

A.B.3C.1D.“11011”有如下定义：

signala:

character则下面哪个赋值语句是正确的A.a=”11”;B.a=”zz”C.a=z=Z;关于VHDL数据类型，不正确的是：

A.“STD_LOGIC”是IEEE预定义数据类型B.“BIT_VECTOR”是IEEE预定义数据类型C.布尔型数据类型的取值是FALSE和TRUED.数据类型为字符型的标识符是区分大小写的。

下列哪个数据类型不必事先声明而可以直接引用A.STD_LOGICB.STD_LOGIC_VECTORC.BITD.前面三个答案都是错误的STD_LOGIG_1164中定义的高阻是字符A.XB.xC.zD.Z要使用std_logic数据类型，必须对IEEE中的程序包进行声明。

A.std_logic_signedB.std_logic_unsignedC.std_logic_arithD.std_logic_1164在STD_LOGIG_1164中字符Z定义为A.高阻B.弱信号0C.弱信号1D.初始值使用STD_LOGIG_1164使用的数据类型时A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明关于转化函数正确的说法是A.任何数据类型都可以通过转化函数相互转化B.只有特定类型的数据类型可以转化C.任何数据类型都不能转化D.前面说法都是错误的有如下定义：

TYPEweekIS（sun，mon，tue，wed，thr，fri，sat）；则week的数据类型是A.字符D.枚举关于VHDL中的数字，请找出以下数字中数值最小的一个：

A.2#1111_1110#B.8#276#C.10#170#D.16#E#E1关于VHDL中的数字，请找出以下数字中最大的一个：

。

A2#1110_1110#B8#376#6EC10#170#D16#E#E1在VHDL的IEEE标准库中，预定义的标准逻辑数据STD_LOGIC有种逻辑值。

A2B.3C.9D.8（三）运算符关VHDL运算符优先级的说法正确的是A.逻辑运算的优先级最高B.关系运算的优先级最高C.逻辑运算的优先级最低D.关系运算的优先级最低关于VHDL运算符优先级的说法正确的是A.NOT的优先级最高B.AND和NOT属于同一个优先级C.NOT的优先级最低D.前面的说法都是错误的关于VHDL运算符优先级的说法正确的是A.括号不能改变优先级B.不能使用括号C.括号的优先级最低D.括号可以改变优先级下面哪个不是VHDL运算符。

A.算术运算符B.连接运算符C.关系运算符D.赋值运算符转换函数TO_BITVECTOR（A）的功能是A.将STDLOGIC_VECTOR转换为BIT_VECTORB.将REAL转换为BIT_VECTORC.将TIME转换为BIT_VECTORD.将INTEGER转换为BIT_VECTOR如果a=1,b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是A.0B.1C.2D.不确定关于关系运算符的说法正确的是A.如果a和b都是字符型数据，则不能用“=”关系运算符B.关系运算只用于整数类型的数据C.关系运算的数据类型必须相同D.关系运算的数据类型可以不相同布尔表达式Y=AB+C的正确VHDL表达式是=AANDBORC;=AAND（BORC）=AC+C=AANDB+C执行下列语句后Q的值等于。

SIGNALE:

STD_LOGIC_VECTOR（2TO5）;SIGNALQ:

STD_LOGIC_VECTOR（9DOWNTO2）;E0,4=0,OTHERS=1）;QE

（2）,4=E（3）,5=1,7=E（5）,OTHERS=E（4）;A“”B.“00110100”C.“”D.“00101100”逻辑操作符XNOR表示逻辑。

A.异或B.或非C.与非D.同或在VHDL中，不需要进行说明而可直接使用的数据类型是A.标准定义的数据类型B.用户自定义的数据类型预定义标准数据类型D.以上均不可以在VHDL中，45_234_287属于（）数据类型A.整数型B.比特型C.实数D.字符型在VHDL中，加“”和减“一”算术运算的操作数据是数据类型。

A.整型B.实型C.整型或实型D.任意类型如果语句c”不是操作符号，它只相当与作用。

A.IFB.THENC.ANDD.OR在VHDL的顺序语句中中，下面的哪个语句具有优先级。

A.IFB.CASEC.FOR_LOOP下列关于CASE语句的说法不正确的是。

A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。

B.CASE语句中必须要有WHENOTHERS=NULL；语句。

C.CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句D.CASE语句执行必须选中，且只能选中所列条件语句中的一条。

在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部；变量，事先声与明。

A.必须B.不必C.其类型要D.其属性要在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为几次。

A.8B.7C.0过程调用前需要将过程的过程首和过程体装入中。

A.源程序B.结构体C.程序包D.设计实体使用下面哪个语句可以使FOR_LOOP语句跳到循环的起点。

A.nextB.exitC.breakD.continue使用下面哪个语句可以使FOR_LOOP语句跳到循环的终点。

A.nextB.exitC.breakD.continue下面有关while_loop语句说法正确的是A.while_loop循环次数已知；B.一般综合工具都支持while_loop语句；C.循环变量不需要事先定义；D.以上说法都不正确。

（五）并行语句在VHDL中，PROCESS结构内部是由语句组成的。

A.顺序B.顺序和并行C.并行D.任何在VHDL中，PROCESS本身是语句。

A.顺序B.顺序和并行C.并行D.任何在元件例化语句中，用哪个符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP（）中的信号名关联起来。

A.=B.:

=C.在VHDL中，含WAIT语句的进程PROCESS的括弧中再加敏感信号，否则则是非法的。

A.可以B.不能C.必须D.有时可以以下对于进程PROCESS的说法，正确的是：

A.进程之间可以通过变量进行通信B.进程内部由一组并行语句来描述进程功能C.进程语句本身是并行语句D.一个进程可以同时描述多个时钟信号的同步时序逻辑进程中的信号赋值语句，其信号更新是。

A.按顺序完成；B.比变量更快完成；C.在进程的最后完成；D.以上都不对。

下面有关进程中敏感信号的说法正确的是A.全部敏感信号的变化，才将启动进程。

B.同步进程的敏感信号表中只有时钟信号。

C.异步进程敏感信号表中除时钟信号外，还有其它信号。

D.如果有WAIT语句，则不允许有敏感信号表。

在下面程序结构中执行的语句是并行语句:

A.进程B.函数C.过程D.结构体在VHDL中，条件信号赋值语句WHEN_ELSE属于语句。

A并行和顺序B.顺序C.并行D.不存在的下面有关块语句的说法不正确的是A.块语句本身是并行语句，并且块内部所包含的语句也是并行语句。

B.块语句的使用不影响逻辑功能。

C.块嵌套时，子块声明与父块声明的对象同名时，父块声明将忽略掉子块声明。

D.块语句将一系列并行描述语句进行组合，目的是改善并行语句及其结构的可读性。

进程内不能定义：

A.常量B.变量C.信号D.子程序下列哪种语句不属于并列语句：

A.块语句B.进程语句C.结构体配置语句D.子程序调用语句VHDL中对象属性的引用格式为（）。

A.对象：

属性B.对象=属性C.对象属性D.对象：

属性以下关于VHDL语言中顺序语句和并行语句的区别，不正确的是：

A.顺序语句按语句的排列顺序执行；并行语句的执行顺序与书写顺序无关。

B.并行语句体现了硬件电路的并行性。

C.顺序语句可直接构成结构体；而并行语句则不能。

D.顺序语句可用于描述模块的算法；并行语句可用于描述模块间的连接关系。

以下语句不属于并行语句的是：

A.进程语句B.元件例化语句C.生成语句D.循环控制语句在进程PROCESS的括弧中，如果已经有敏感信号，则不能含有语句否则是非法的。

B.WAIT在VHDL中，条件信号赋值语句WHEN_ELSE属于语句。

A.并行兼顺序B.顺序C.并行D.非法在元件例化（COMPONENT）语句中，用符号实现名称映射，将例化元件端口声明语句中的信号名与PORTMAP（）中的信号名关联起来。

A.=B.：

=C.在使用元件例化语句时，如采用的是位置关联的方式，则例化的端口表达式（信号）与元件声明语句中的端口。

A.名称必须一致，顺序可以不一致；B.名称可以不一致，顺序必须一致；C.名称必须一致，顺序也必须一致；D.名称可以不一致，顺序也可以不一致。

进程语句中敏感信号列表的作用是：

A.说明进程运行的结果B.决定进程运行的先后顺序C.决定进程语句的启动与否D.实现进程语句的独立性元件例化语句的作用是：

A.描述元件模块的算法B.改善并行语句及其结构的可读性C.产生一个与某元件完全相同的一组并行元件D.在高层次设计中引用前面已经设计好的元件或电路模块关于元件例化语句的元件声明的作用，以下说法中正确的是：

A.说明所引用元件的逻辑功能B.说明所引用元件的端口信息C.说明所引用元件的个数D.说明所引用元件的存储位置下列语句中，不属于并行语句的是：

A.进程语句语句C.元件例化语句ELSE语句进程语句中敏感信号列表的作用是：

A.说明进程运行的结果B.决定进程运行的先后顺序C.决定进程语句的启动与否D.实现进程语句的独立性在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是：

为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。

B.敏感信号参数表中，应列出进程中使用的所有输入信号；C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D.当前进程中声明的变量也可用于其他进程。

下面有WITH_SELECT语句的说法不正确的是：

A.不能有重叠的条件分支。

B.最后条件必须为OTHERS。

C.选择信号赋值语句与进程中的CASE语句等价。

D.赋值目标必须是信号，与其它并行语句同时执行，与书写顺序无关。

下面有WHEN_ELSE语句的说法不正确的是：

A.赋值目标必须是信号。

B.不能有重叠的条件分支。

C.选择信号赋值语句与进程中的IF语句等价。

D.需要把表达式的所有可能取值都列举出来，否则最后条件必须为OTHERS。

三、数据对象VHDL语言中变量定义的位置是：

A.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置VHDL语言中信号定义的位置是：

A.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置变量是局部量可以定义在：

A.实体中B.进程中C.程序包中D.结构体中在VHDL的并行语句之间，可以用来传送往来信息。

A.变量B.变量和信号C.信号D.常量关于变量和信号的赋值符号描述正确的是：

A.变量赋值号是:

=B.信号赋值号是:

=C.变量赋值号是=D.二者没有区别关于变量和信号的描述正确的是：

A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程D.二者没有区别对于信号和变量的说法，哪一个是不正确的：

A.信号用于作为进程中局部数据存储单元B.变量的赋值是立即完成的C.信号在整个结构体内的任何地方都能适用D.变量和信号的赋值符号不一样下列关于变量的说法正确的是：

。

A.变量是一个局部量，它只能在进程和子程序中使用B.变量的赋值不是立即发生的，它需要有一个延时。

C.在进程的敏感信号表中，既可以使用信号，也可以使用变量。

D.变量赋值的一般表达式为：

目标变量名=表达式。

VHDL中,为目标变量赋值符号是：

。

A.=:

B.=C.=D.:

=在VHDL中不能将信息带出对它定义的当前设计单元。

A.信号B.常量C.数据D.变量在VHDL中，为定义的信号赋初值，应该使用哪个符号。

A.=：

B.=C.:

=D.=下列哪一项不属于VHDL中的数据对象以下关于VHDL中常量的声明正确的是：

Width：

Integer=8；Width：

Integer：

=8；Width：

Integer=8；Width：

Integer：

=8；下列关于信号的说法不正确的是：

。

A.信号相当于器件内部的一个数据暂存节点。

B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。

C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。

D.信号在整个结构体内的任何地方都能适用。

下面正确给变量X赋值的语句是：

A.X=A+B;B.X:

=A+b;C.X=A+B;D.前面的都不正确在一个VHDL设计中，idata定义为一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的：

=“00001111”;=b”0000_1111”;=X”AB”=B”21”;在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的：

:

=32;=10#17#;=16#FE#;:

=B#1010#;变量不能使用的程序结构部分是：

A.结构体B.进程C.函数D.过程a已定义为信号，b已定义为变量，下面正确的表达是：

.=bB.a=bC.b:

=aD.b=a有如下定义：

signala:

bit;signalb:

bit_vector（1downto0）;下面正确的表达式是：

A.b=a；B.a=b；C.a=b（0）；D.a:

=b（0）；有如下定义：

signala,b:

bit;signaly:

bit_vector（1downto0）;下面正确的表达式是：

A.y=a；B.y=b；C.y=banda；D.y=b&a；常量的正确格式是：

Vcc:

REAL=;Vcc:

REAL:

=;VccREAL=;Vcc:

=;a的初值为0；执行语句a=a+1;a=a+1;asetprojecttocurrentfileBnodeenternodefromSNFCassignpin/locationchipDfilecreatedefaultsymbol执行MAX+PLUSII的哪个命令，可以为设计电路建立一个元件符号。

AcreatedefaultsymbolB.simulatorC.compilerD.timinganalyzer执行MAX+PLUSII的哪个命令，可以对设计的电路进行仿真。

DefaultSymbol下面哪一条命令是MAXPLUSII软件中引脚锁定的命令。

AfilesetprojecttocurrentfileBnodeenternodefromSNFCassignpin/locationchipDfilecreatedefaultsymbol下面哪一条命令是MAX+PLUSII在时序仿真时执行加载节点的命令A.filesetprojecttocurrentfileB.assignpin/locationchipC.nodeenternodefromSNFD.filecreatedefaultsymbol六、EDA基本概念EDA的中文含义是A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造可编程逻辑器件的英文简称是A.FPGAB.PLAC.PALD.PLD现场可编程门阵列的英文简称是A.FPGAB.PLAC.PALD.PLD基于下面技术的PLD器件中允许编程次数最多的是A.FLASHB.EEROMC.SRAMD.PROM在EDA中，ISP的中文含义是A.网络供应商B.在线系统可编程C.没有特定意义D.使用编程器烧写PLD芯片在EDA中，IP的中文含义是A.网络供应商B.在系统编程C.网络协议D.知识产权核芯片EPF10K20TC144-4具有多少个管脚A.144个B.84个C.10个D.20个EPF10K20TC144-X器件，如果X的值越小表示A.器件的工作频率越小B.器件的速度越快C.器件的延时越小D.器件的功耗越小下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.