多功能数字钟课程设计报告.docx

多功能数字钟课程设计报告.docx

《多功能数字钟课程设计报告.docx》由会员分享，可在线阅读，更多相关《多功能数字钟课程设计报告.docx（13页珍藏版）》请在冰豆网上搜索。

多功能数字钟课程设计报告

物理与电气工程学院课程设计报告

多功能数字钟

姓名：

学号：

专　　业：

指导教师：

成绩：

日　　期：

多功能数字钟

张德朋

（安阳师范学院物电学院,河南安阳455002）

摘要：

数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性、且无机械装置、具有更长的使用寿命。

因此得到了更加广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑和时序电路。

在这次设计中本设计采用六位LED数码管显示时、分、秒以24小时计时方式根据数码管动态显示原理来进行显示。

用晶振产生振荡脉加以分频得到所需的钟表秒脉冲,利用纯数字电路，实现数字电子时钟功能,时间重置功能。

此次数字钟的理图设计，PCB图的制作主要是基于altiumdesigner软件，利用proteus7.7软件进行仿真，最终本设计实现24小时的时钟计时、时间重置功能。

关键词：

LED数码管时序电路逻辑电路时钟校时

1　引言

随着人类科技文明的发展人们对于时钟的要求在不断地提高。

时钟已不仅仅被看成一种用来显示时间的工具在很多实际应用中它还需要能够实现更多其它的功能。

高精度、多功能、小体积、低功耗是现代时钟发展的趋势。

在这种趋势下时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。

2　方案论证：

2.1方案一

由于是数字钟的设计，可以用单片机AT89C51来实现计数功能，相对于纯数字电路来讲它具有功耗低、体积小、使用方便等优点。

但在大二下半学期初期，对单片机方面的内容知识还不够完善，加上用单片机为核心来做数字钟还需做编程，对自身来说又是一难点。

不过此法可以待以后，学习知识完善后再考虑。

2.2方案二

继而考虑到用原先学过的纯数字电路来做，以74Ls160来做为计数的芯片，用六片分别实现

数字钟的小时、分、秒、的计数，并用晶振加以分频产生数字钟所需的秒脉冲。

从以上两种方案，很容易看出，采用方案二，用此法做即可以复习回顾早期学习的数电模电知识，又避免了单片机知识不足的问题，故用此法。

3结果与讨论

3.1.1数字钟主要计数芯片为74ls160其引脚图如下

这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。

对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。

这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。

缓冲时钟输入将在时钟输入上升沿触发四个触发器。

这种计数器是可全编程的，即输出可预置到任何电平。

当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。

清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。

超前进位电路无须另加门，即可级联出n位同步应用的计数器。

它是借助于两个计数使能输入和一个动态进位输出来实现的。

两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。

因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。

此高电平溢出进位脉冲可用来使能其后的各个串联级。

使能ENP和ENT输入的跳变不受时钟输入的影响。

电路有全独立的时钟电路。

改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。

计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。

管脚说明：

CLR:

清零复位端当输入为低电平时有效CLK：

时钟信号接收端A~D:

读入

QA~QD:

输出ENT、ENP置一时芯片正常工作LOAD:

置数端

RCO：

信号输出端

GND：

接地Vcc：

接高

工作方式：

3.1.27段LED数码管

3.1.332.768KHZ晶振

32.768KHZ是一个标准的频率，晶振频率的应用主要有以下几个方面的参数：

尺寸、负载电容、频率偏差、应用范围。

按尺寸外形来分主要分为插件和贴片的；插件的主要有2*6、3*8、49s等，贴片的就有很多种了，跟据各公司的设计可的型号有很多，例如：

日本KDS晶振就有49SMD、DST310S、SM—14J、DST520、DST410S等。

3.1.4CD4060分频器

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。

所有的计数器位均为主从触发器。

在CP1（和CP0）的下降沿计数器以二进制进行计数。

在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制

引脚功能：

/CP1：

时钟输入端

CP0：

时钟输出端

/CP0：

反相时钟输出端

Q4~Q10，Q12~Q14：

计数器输出端

/Q14：

第14级计数器反相输出端

VDD：

电源正

VSS：

电源负

CR：

清零端

3.1.574ls48

功能介绍：

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

由7448真值表可获知7448所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。

除DCBA=0000外，RBI也可以接低电平，见表1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。

该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT=0）

此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。

该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT端输入高电平信号，RBI端输入低电平信号，若此时DCBA=0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。

DCBA≠0，则对显示无影响。

该功能主要用于多个7段显示器同时显示时熄灭高位的零。

3.2原理设计

整体电路设计方案：

3.2.1振荡电路设计

振荡电路由振荡器产生的脉冲，振荡器是数字钟的核心。

振荡器的稳定度及频率的精度决定了数字钟的精确程度，次处有555定时器和晶振两种产生秒脉冲的方法：

555振荡器做振荡源一般用于精确度要求不高的场合，由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。

考虑到振荡频率的精确度与稳定性固采用晶振做为振荡源来实现振荡电路，得时钟脉冲更稳定，时间走的更准

用37.268KHz晶振通过cd4060分频器进行十四分频得到0.5s的脉冲信号，再进行一个SN74LS74进行二分频得到所需的秒脉冲信号：

3.2.2校时电路设计

根据电路设计所知需要在分处和小时处需要校时，分别在分和时个位向十位进位处各加一开关，另一端接地并且在与地之间接100pf电容为防止按键抖动。

电路设计如下：

当开关处于自然位置时分十位clk端所接为高电平，当开关按下时则引入一低电平实其clk端有一个下降沿脉冲接入，使其产生了校时功能

3.2.3显示电路设计

显示电路是用74ls48驱动七段共阴数码管来作为时钟显示器。

电路设计如下：

3.2.4计时电路设计

数字钟的秒和分位都是从0到60循环计数的，所以可以用用异步清零法设计60

进制计数器作为秒和分的计数器。

用异步置数法设计小时所用的24进制计数器。

秒、分位设计电路如下：

24制小时位设计如下：

3.3程序调试过程

在板子焊接好以后通上5V电源发现六Led灯只有三个能完整亮出来，其余的都不亮或是亮的不全，而且秒位不走，校时按键不管用。

问题很多。

开始调试：

1、首先调试的是秒位为何不走，先测晶振石否起振，测量后发现晶振正常起振，然后从74ls160的clk端用示波器测试一下没有脉冲信号输入，则找74ls74的输出口也无脉冲，以次往前推，最后测量出从74ls74输入端有正确的脉冲输入，输出端却无脉冲输出。

观察后没有连接错误，故用万用表测vcc.end端都有正确的电平接入，再测量两点间是否有漏焊现象，最后测出一处漏焊点使D端与Q端没有接通。

重新焊接后秒位正常计时。

2、秒位正常计时，但向秒的十位进位时总是显示从8到19，查阅资料可知，在第一个160芯片到第二个160芯片中缺一个非门，充当延时作用，使个位计数到9再来一个脉冲下计数时再向前进位。

加上非门进位正常了。

3、秒位向分位进位正常，但校时按键不能用，且分位向十分位不能进位，，通过观察焊接对比原理图与pcb图后发现，开关接地的一端弄反了，应是开关与接电容端相侧对着的端接地。

这个错误导致开关不能用，亦使分的十位端的74ls160芯片clk段一直接了地，故不能使其正常进位。

修改过后则可以正常进位，且两开关都能用了。

4、显示小时位的第一个数码管一直不亮，通过测量发现led数码管没有烧坏，能正常工作，通过对比PCB图观察没有焊接错误，用万用表测量则发现驱动次led的74ls48管没有正常接地，连接跳线处有一虚焊，重新焊接后恢复正常。

5、但分向小时不能进位，由示波器观察发现74ls160芯片clk端无脉冲输入，但十分位有脉冲输出，且导线也导通了，就观察原理图发现原理图一处错误，分向时进位时是分满60向前进一个脉冲，故分的TC端不用再接到时的CLK端了。

找到错误后用镊子将板上的铜线划段，则正常进位了。

6、小时进位正常但显示的不是24进制，显示的是44进制，则推测可能是跳线连接错误，将显示小时的十位74ls160芯片接B端连接成接C端了，故使其显示44进制，通过观察、对比pcb图，最后发现果然如此。

修改过后小时为正常24进制了。

7、最后一个数码管有三段老是不亮，观察连接没有错误，测量焊接也正常，最后用万用表测量发现芯片没有问题，那三段不亮的数码管烧了。

8、调试好后在后来的观察中发现从秒向分进位时有时一下进两位，自己找不出来原因。

问过老师后，老师说是由于防抖电容所致。

尝试着将电容先划断试了一下就没有那种情况了。

但此时校时开关由于抖动缘故，按一下有时跳3、4个位，校时不稳定了。

4结论

此数字钟相对于机械钟来说有低功耗，高精度，数字化显示和不易损坏等特点。

符合人们日常家居及办公对钟表的要求，可以作为家居、办公等用表。

致谢

在程设计论文结尾之时，我要衷心感谢我们的指导老师及帮助过我的学长，还有我们在一起并肩作战的小组成员，衷心感谢你们，通过老师的指导、学长的帮助、小组成员的探讨，使我在许多地方有迷惑的地方都得到了及时的解决。

在这两个月的课程设计中，使我收获了很多，学到了很多。

也发现了自己的一些小毛病，比如说：

焊跳线时由于自己的马虎使得跳线接错位置；焊接时由于自己不认真而使得有几个虚焊，还有一个漏焊；板子打孔时由于自己图快而使板子背面显得特别粗糙，坑坑洼洼，不美观。

还有一个最大的问题就是这个课程设计老师从第一周就开始布置了，但自己在第四周才开始动手做，使得到第六周规定的时间内没有做完，到第八周才做完。

以后自己一定会汲取教训，早动手做。

在课程设计的制作过程中，无论是画原理图，画PCB，焊板调试，每一个阶段都出现了一些难题，但当由于自己的努力将其解决了时，自己又感受到了一次次成功的喜悦。

通过这次的课程设计使我对现在所学的知识又重新充满了兴趣，也使我认识到了只要自己努力，没有什么困难是解决不了的。

对自己未知的领域不能害怕，只要自己要勇敢的面对，努力付出，胜利终会向自己招手。

参考文献

[1]阎石.数学电子技术基础.高等教育出版社，2004年

[2]许树玲，丁电宽，王晋．电子技术及实验．内蒙古大学出版社．2005年10月．

[3]陈学平.AltiumDesigner10.0完全学习手册北京：

清华大学出版社2012.9

附图1

电路原理图

附图2

PCB图