电子密码锁电路doc.docx
《电子密码锁电路doc.docx》由会员分享，可在线阅读，更多相关《电子密码锁电路doc.docx（17页珍藏版）》请在冰豆网上搜索。
电子密码锁电路doc
电子技术课程设计报告
——设计课题：
电子密码锁电路
学院：
电子信息工程学院
专业班级：
电气081502班
姓名：
韦福民
学号：
200815010221
指导老师：
闫晓梅
2010年12月
一.设计任务与要求：
设计一个电子锁及门铃电路，设计任务与要求：
1、其密码为8位二进制代码，开锁指令为串行输入码；
2、开锁输入码与密码一致时，锁被打开；
3、当开锁输入码与密码不一致时，则报警；
4、设置一个系统复位开关，所有的时间数据用数码管显示出来
二.总体框图
1．这是一个由555组成的单稳态触发器，可以产生暂稳态脉冲，通过控制开关的闭合就可以产生所需要的脉冲。
2．通过74LS164组成的移位寄存器向电路串行输入密码。
3．由两个74LS85组成的比较器用来预置和比较密码。
4．由74LS192组成的计数器用于记录输入输入密码个数。
5．该振荡器是由555定时器组成的多谐振荡器，多谐振荡器的功能实现一个周期为1S的脉冲信号。
6．由2个74LS192组成的减法计时器用于限制输入密码的时间。
三．所用的器件和原理
组号
器件类型
数量〔单位：
个〕
1
555定时器
2
2
74LS194
3
3
74LS85
2
4
74LS04
2
5
74LS08
2
6
74LS32
1
7
数码显示器
3
8
电阻电容等
1．定时器555
定时器555是一种多功能集成电路，只要在外部接上几个电阻电容，就可以组成施密特触发器、单稳态触发器和多谐振荡器。
定时器555内部结构框图、符号图和功能表如下。
图1-1555管脚图
图1-2LM555CN的内部原理图
表1-1LM555CN的逻辑功能表
输入
输出
R
VI1
VI2
V0
TD状态
0
x
x
低
导通
1
>2/3Vcc
>1/3Vcc
低
导通
1
<2/3Vcc
>1/3Vcc
不变
不变
1
<2/3Vcc
<1/3Vcc
高
截止
1
>2/3Vcc
<1/3Vcc
高
截止
555定时器有二个比较器C1和C2，有一个RS触发器，R和S高电平有效。
三极管VT1对清零起跟随作用，起缓冲作用。
三极管VT2是放电管，将对外电路的元件提供放电通路。
比较器的输入端有一个由三个5kW电阻组成的分压器，由此可以获得
和
两个分压值，一般称为阈值。
555定时器的1脚是接地端GND，2脚是低触发端TL，3脚是输出端OUT，4脚是清除端Rd，5脚是电压控制端CV，6脚是高触发端TH，7脚是放电端DIS，8脚是电源端VCC。
2.移位寄存器74LS164
移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作
用下，能够把寄存器中的数依次向右或向左移。
它是一个同步时序逻辑电路,根
据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种；根
据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－
并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构
图2-174LS164引脚图
74LS164是8位串入并出的移位寄存器，其内部结构与引脚排列如下图。
74LS164由8个具有异步清除端的SR触发器组成，具有时钟端CP、清除端
、串行输入端A和B、8个输出端。
图2-274LS164的内部逻辑电路图
输入端A和B之间是与逻辑关系，当A和B都是高电平时，相当于串行数据端接高电平，而其中若有一个是低电平就相当于串行数据段接低电平，一般将A和B端并在一起使用。
下表为74LS164的功能表。
表2-174LS164的功能表
从其功能表可以看出，只要
端输入低电平，移存器无条件清0。
只有当
端接高电平，CP上升沿到达时，电路才可能按AB设置的方式执行移位或置数操作：
AB=11时，AB=01或AB=10时移入0。
3．数据比较器74LS85
在一些数字系统当中经常要求比较两个数值的大小。
为完成这一功能所设
计的各种逻辑电路统称为数值比较器。
例如，A.B是两个4位二进制数A3A2A1A0和B3B2B1B0,进行比较的话，应该
首先比较高位的A3和B3，如果A3＞B3,那么不管其他几位数码各为何值，肯定
A＞B．反之，若A3＜B3，则不管其他几位数码为何值，肯定A＜B。
如果A3﹦B3，
这就必要通过比较下一位数A2和B2的大小来判断A和B的大小了。
依此类推，
肯定能比较出结果来。
图3-174LS85内部结构图
图3-274LS85的管脚图
表3-174LS85的功能表
74LS85是集成4位比较器，它还有级联输入端，通过级联输入端可以连接成8位、16位或更高位数的比较器。
由其功能表可以看出，该比较器判断顺序为从高位到低位，若它们都相等，就判断级联信号。
4．计数器74LS192
图4-174LS192的引脚图
图4-274LS192内部结构与引脚排列
74LS192是十进制同步加／减法计数器，采用8421BCD码编码，具有直接清零、异步清零功能，表4-1为其功能表。
表4-174LS192的功能表
由功能表可以看出，当
=1，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计到9（1001）时，
端输出进位下降沿跳变脉冲；当
=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计到0（0000）时，
端输出借位下降沿跳变脉冲。
5.基本器件
与门、非门和或门的符号和功能表如下：
输入
输出
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
图5-1与门符号和真值表
输入
输出
0
1
1
0
图5-2非门的符号和真值表
输入
输出
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
图5-3或门的符号和真值表
四.功能模块
1.单稳态触发器
单稳态触发器有三个重要的特点：
（1）.它有稳态和暂稳态两个不同的工作状态；
（2）.在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返回稳态；
（3）.暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲无关。
这是一个单稳态触发器，开关键space每闭合一次触发一下，由此可以产生暂稳态脉冲，通过控制开关space的闭合就可以产生所需要的脉冲。
2．移位寄存器
这是由74LS164组成的移位寄存器，其
端接在模块1单稳态触发器的输出端口3处，通过选择开关JI.J2的接通情况和脉冲信号触发达到向电路输入密码的功能。
3．计数器
这是由74LS192组成的加法计数器，ABCD四个输入端均接地，表示预置0000；CLR通过开关控制清零。
脉冲端UP接到单脉冲触发器的输出端，开关space的每闭合一次产生的脉冲令数码管显示数值加1。
4．数据比较器
这是由两个74LS85芯片组成的8位数据比较器，对于总体电路来说这是一个译码电路，U3的B0.B1.B2.B3接口接低电平，端口A＜B.A﹦B.A＞B也分别接在U2的端口A＜B.A﹦B.A＞B上。
U2的A﹦B.B0.B1三个端口接高电平，端口A＜B.A＞B.B2.B3接低电平，即初始设定的密码是00000011，U2.U3的输入端口A0.A1.A2.A3分别接移位寄存器的8个输出端口，当输入的密码与设定的初始密码一致时，U3的输出端口A﹦B输出高电平，接到开锁电路和报警电路。
5.减法计时器
这是由两个74LS192组成的减法计数器，
接多谐振荡器的输出接口，置数端通过三个或门接到计数器的四个输出端，预置数为N=（00110000）8421BCD=（30）10,当低位计数器的借位输出端
输出借位脉冲时，高位计数器才进行减法计数。
当计数到高、低位计数器都为零时，高位计数器输出端
输出借位脉冲，接到报警电路。
6．多谐振荡器
由定时器组成的多谐振荡器电路图如下。
从电路图可知，通过电阻R1和R2向电容C1充电，当充到Vc1=2／3Vcc时，比较器1输出低电平，输出端输出低电平，放电管导通，电容通过电阻R2和放电管放电;当放到Vc1=1／3Vcc时，比较器2输出低电平，输出端输出高电平，放电管截止，电容开始充电，如此循环，产生振荡。
由于接上了二极管，所以当R1=R2=R时，T=C1In2R,可令R≈1.38，C1=0.001F，则f=1，T=1s。
7．报警和开锁电路
1端接比较器的输出端，2端接计数器的输出端Q73端口接的是计时器的输出端。
当计数器计到8是输出高电平到2端口，同时输入密码经比较器比较对错输出高低电平到1端，这时等X2或X1亮;而当计时器倒计到零时经非门输出高电平到3端，等X1亮，表示报警。
五.总体设计电路图
通过开关0和1的选择，并且同时控制开关J1键space的合闭，向移位寄存器74LS164移进脉冲，最后由数据比较器74LS85对所移进的数据和所设定的密码相比，当密码正确时，灯X2亮，并表示门开；当密码不正确时，灯X1亮，并表示报警。
而当开关J1第一次合闭向移位寄存器74LS164移进脉冲的同时，计时器置数端相当于接高电平并开始倒计时，当倒计到零时
输出借位脉冲X1亮并表示报警。
开关J3是复位开关，当其闭合时，所有数据清零。
例如：
开关J2接低电平，J3断开，即接了低电平，这时控制开关J1键space，使其闭和6次，即让数码显示管的示数为6为止，然后将开关J2接高电平，此时在来回闭合开关J22次，即使数码显示管的示数为8，此时电路输入的密码是00000011，经过数据比较器电路的比较，发现与设定的密码相符，这个时候灯X1亮-表示门锁开；如果输入的密码是1111111的话，则灯X1亮。
六．心得体会
通过设计这个电子密码锁电路，我不仅巩固了我所学过的知识，我更明白了学懂了与会做完全是两回事，而学以致用才是我们学习的真正目的。
仿真和硬件实验中的连接图出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。
接线的时候一定要细心,不要接错,同时也要学会如何判别芯片的好坏,要是芯片坏了即使接线再正确也出不来结果。
对设计图要仔细考虑电极不能接错。
考虑是否可行，尤其进位着重看看进位的输出脉冲CP是否正确。
通过这次课程设计学习，让我对各种电路都有了大概的的了解，更明确了我的前进方向和目标。
所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有更深刻理解，才会有更大收获。
七、参考文献
毕满清主编《电子技术实验与课程设计》第3版.机械工业出版社
阎石主编《数字电子技术基础》第4版.高等教育出版社
升级会员 