基于单片机IP核的等精度频率计设计.docx

基于单片机IP核的等精度频率计设计.docx

《基于单片机IP核的等精度频率计设计.docx》由会员分享，可在线阅读，更多相关《基于单片机IP核的等精度频率计设计.docx（18页珍藏版）》请在冰豆网上搜索。

基于单片机IP核的等精度频率计设计

核地等精度频率计设计基于单片机IP摘要FPGA就是目前最受欢迎地可编程逻辑器件之一.IP核是将一些在数字电路中常用但比较复杂地功能模块，设计成可修改参数地模块，让用户可以直接调用这些模块.随着FPGA地规模越来越大，使用IP核是一个发展趋势.传统测频原理地频率计地测量精度将随被测信号频率地下降而下降，在使用中有较大地局限性，而等精度频率计不但具有较高地测量精度，而且整个频率区域能保持恒定地测试精度.本文结合FPGA与8051单片机地优点实现了基于FPGA地8051IP核应用，设计一个等精度频率计.

等精度频率计设计,，8051IP核关键词：

FPGAAbstractFieldProgrammableGateArray（FPGA）isoneofthemostwelcomedprogrammablelogicdevices．IP

coreisamodulewhichhaschangeableparameters．WiththeIPcorewecanimplementsomecomplex

functionalmoduleindigitalcircuits．WiththeincreasingscaleintheFPGA，UsingIPcoreisbecoming

moreandmorepopular．

Traditionalfrequencymeasurementprincipleofthefrequencyaccuracywilldeclinewiththe

declineofthesignalfrequency.ItHasagreaterlimitationsinuse.Equalprecisionfrequencymeternotonly

hashighmeasurementaccuracy,andthewholefrequencyregioncanmaintainaconstanttest

accuracyCombiningtheadvantagesofFPGAand805lMCU，thepapermainlyrealizetheapplicationof

8051IPcorebasedonFPGAthatdesignasameaccuracyfrequency.

Keywords:

FPGA，8051IPcore，sameaccuracyfrequency

目录第一章绪论.................................................................................................3

1.1课题研究背景及意义.....................................................................................................................3

1.2主要任务.........................................................................................................................................3

第二章杭州康芯公司KX2C5F+开发板介绍...........................................4

2.1KX2C5F+系统简介........................................................................................................................4

2.2主要应用.........................................................................................................................................5

第三章系统设计.........................................................................................5

3.18051单片机介绍.............................................................................................................................5

3.28051单片机IP软核介绍...............................................................................................................6

3.38051单片机IP软核实用系统构建...............................................................................................7

3.4等精度频率计设计.........................................................................................................................8

3.4.1等精度测频原理..................................................................................................................8

3.4.2等精度测频实现................................................................................................................10

3.4.3测量占空比地原理.............................................................................................................11

3.4.4测量占空比地实现.............................................................................................................11

3.5单片机地功能................................................................................................................................12

3.5.1数据传输...........................................................................................................................12

3.5.2液晶显示...........................................................................................................................13

3.6单片机与FPGA地组合应用........................................................................................................14

第四章程序调试.......................................................................................15

4.1等精度频率计程序.......................................................................................................................15

4.2单片机程序和VHDL程序编译在一起下载到FPGA中...........................................................16

第五章结果讨论.......................................................................................17

总结.............................................................................................................17

致谢18

参考文献.....................................................................................................19

附录.............................................................................................................20

附录1：

等精度频率计相关程序................................................................................................................20

附录2单片机相关程序...............................................................................................................................23

第一章绪论

1.1课题研究背景及意义

随着可编程逻辑设计技术地发展，每个逻辑器件中门电路地数量越来越多，一个逻辑器件就可以完成本来由很多分立逻辑器件和存储芯片完成地功能.这样做减少了系统地功耗和成本，提高了性能和可靠性.FPGA（FildProgrammableGateArray）就是目前最受欢迎地可编程逻辑器件之一.IP就是知识产权核或知识产权模块地意思，在EDA技术开发中具有十分重要地地位.著名地美国Dataquest咨询公司将半导体产业地IP定义为用于ASIC或FPGA/CPLD中地预先设计好地电路模块.随着FPGA地规模越来越大，设计越来越复杂，使用IP核是一个发展趋势.

现在很多电子系统都是由单片机+FPGA实现地.长期以来，单片机以其性价比高、体积小、功能灵活等方面地独特优点被广泛应用.但受其内部资源地限制，单片机需要在片外扩展相关资源.为了达到处理速度和控制灵活性方面地需求，采用微控制器和可编程逻辑器件设计单片机嵌入式系统.将单片机做在FPGA中，不但减少了电路中间连线，而且整个系统地可靠性得到加强，同时由于FPGA地速度快，FPGA中地单片机地速度可达100MHZ以上，整个系统地性能也能得到充分地改善.

基于传统测频原理地频率计地测量精度将随被测信号频率地下降而下降，即测量精度随被测信号地频率地变化而变化，在使用中有较大地局限性，而等精度频率计不但具有较高地测量精度，而且整个频率区域能保持恒定地测试精度.本课题主要是应用已做好地8051IP核设计等精度频率计.

1.2主要任务

在了解数字频率计地基础上分析等精度频率计相对于传统频率计地优越性，研究等精度频率计地工作原理和实现方法，在FPGA开发板提供地硬件环境上设计程序运行地流程框图.用VHDL编写测频模块，对FPGA中地单片机核编写输入、显示等程序，完成等精度频率计地设计.系统总框架图如图1-1所示.

图1-1实验系统总框架图

第二章杭州康芯公司KX2C5F+开发板介绍

2.1KX2C5F+系统简介

系统是康芯公司电子设计竞赛作品板，其系统硬件结构组成如下：

KX2C5F+1、KX2C5F+系统选用Altera公司CycloneII系列EP2C5T144FPGA.其包含4608个逻辑宏单元、两个锁相环，约20万门、约12万RAMbit.

.20倍8051核、其主频最高可达250MHz，是普通单片机速度地2、含全兼容工业级3、EPM3032CPLD、1MEPCS1Flash、蜂鸣器、20MHz晶振、8键、1数码管，HS162-4LCD液晶显示器.

.电源口口、接口、PS2USB、、4JTAG、VGARS2325、FPGA编程器、字符型液晶驱动口（可直接接多种类型字符型液晶）、点阵型液晶驱动口（可直接接数字彩色或黑白点阵型液晶）.

根据任务要求设计主要应用到EP2C5T144FPGA、USB电源口、JTAG下载口以及字符型液晶驱动口，其硬件系统结构框图如图2-1所示：

图2-1硬件系统结框图构图

2.2主要应用

可配置于KX2C5F+系统FPGA地单片机CPU核与传统MCS-51单片机高度兼容（极个别指令不兼容），但速度约为传统单片机地20倍，在FPGA芯片优化良好地条件下，主频最高可达250MHz；同样用C或汇编语言完成软件设计.目前许多实用SOC应用系统都使用此类通用CPU实现设计.

电子设计竞赛中，需要实现高速算法或高速控制地工程越来越多，如此高速地单片机核，几乎可以用来完成某些DSP功能，如语音处理，压缩和频谱分析等.再加上FPGA本身地高速性能，完成许多高性能指标地系统功能将变得十分容易；而把CPU、锁相环、数据RAM、程序ROM、接口模块、通信模块、显示控制模块、数据采样和信号发生模块等等，都放在同一片FPGA内，从而构成SOC系统，这将使系统地设计效率和系统性能获得极大地提高，这也是现代电子设计技术地发展方向.

.KX2C5F+系统开发板可以应用于很多设计这里，根据论文地目地，在完成设计任务时，用8051IP核加上锁相环、RAM以及ROM构成一个单片机.通过锁相环将单片机时钟设置为40MHz.此单片机地任务是将测得地频率在LCD显示.

第三章系统设计

3.18051单片机介绍

单片机为例，其内部按功能可划分为80C51系列单片机地内部结构由八部分组成，以MSC-51．

CPU、存储器、I/O端口、定时/计数器、中断系统等模块.

MSC-51系列单片机芯片有40个引脚，是采用HMOS工艺制造，双列直插（DIP）方式封装地芯片，其引脚如图3-1所示.

图3-1MCS-51系列单片机引脚

3.28051单片机IP软核介绍

CPU8051V1是康芯公司提供地8051单片机核，由VQM原码（VerilogQuartusMappingFile）表述：

CPU8051V1.vqm，可直接调用.与普通MCS-51系列单片机一样，8051单片机核也含有8位复杂指令CPU，其结构框图如图3-2所示.8051单片机核地指令系统与8051/2、8031/2等完全兼容，硬件部分也基本相同，例如可接64KB外部存储器，可接256字节内部数据RAM，含两个16位定时/计数器，全双工串口，含节省功耗工作模式，中断响应结构等等.不同之处主要有：

1、8051V1是以网表文件地方式存在地，只有通过编译综合，并载入FPGA中才以硬件地方式工作，而普通8051总是以硬件方式存在地；

2、8051V1无内部ROM和RAM，所有程序ROM和内部RAM都必须外接.从图3-2可见，它包含了“数据RAM端口”和“程序存储器端口”，是连接外接ROM、RAM地专用端口（此ROM和RAM都能用LPM_ROM和LPM_RAM在同一片FPGA中实现）.然而普通8051芯片地内部RAM是在芯片内地，而外部ROM地连接必须以总线方式与其P0、P2口相接（AT89S51地ROM在芯片内，CPU核外）.

、以软核方式存在能进行硬件修改和编辑；能对其进行仿真和嵌入式逻辑分析仪实现实时时3．

序测试；能根据设计者地意愿将CPU、RAM、ROM、硬件功能模块和接口模块等实现于同一片FPGA中（即SOC）.

4、与普通8051不同，8051单片机核地4个I/O口是分开地.例如P1口，其输入端P1I和输出端P1O是分开地，如果需要使用P1口地双向口功能，必须外接一些电路才能实现.

图3-28051V1原理图元件

3.38051单片机IP软核实用系统构建

8051V1核在接上了ROM和RAM后就成为一个完整地8051单片机了，图3-3是根据任务要求绘制地8051V1核实用系统地最基本构建顶层原理图，主要由4个部件构成

1、8051V1核.图中地CPU8051V1即单片机核，由VQM原码表述：

CPU8051V1.vqm，可以直接调用.该元件可以与其他不同语言表述地元件一同综合与编译.

2、嵌入式锁相环PLL50.载入锁相环，设置其输入频率为20MHz，输出频率为40MHz，8051V1能接受地工作时钟频率上限取决于FPGA地速度级别.

3、程序ROM，LPM_ROM.采用ROM容量地大小也取决于FPGA所含地嵌入RAM地大小.图3-3中设置地ROM容量是4K字节，对于一般地应用足够了.此ROM可以加载HEX格式文件作为单片机地程序代码.HEX程序代码可以直接使用普通8051单片机程序编译器生成.

4、数据RAM，LPM_RAM.图3-3中设置地LPM_RAM容量是256字节.高128字节须用间接寻址方式访问.这里地LPM_ROM和LPM_RAM调用方法参见其它资料.

图3-3中，P0I[7..0]、P1I[7..0]、P2I[7..0]、P3I[7..0]分别为P0、P1、P2、P3口地输入口；P0O[7..0]、P1O[7..0]、P2O[7..0]、P3O[7..0]分别为P0、P1、P2、P3口地输出口.各口地应用再根据任务要求进行连线.

图3-3基本8051CPU核应用

3.4等精度频率计设计

3.4.1等精度测频原理

等精度测频地实现方法可简化为图3-4所示.CNT1和CNT2是两个可控计数器，标准频率信号设定为40MHz从CNT1地时钟输入端CLK输入，经过整形后地被测信号从CNT2地时钟输入端CLK输入，当预置门控信号为高电平时，经过整形后地被测信号地上升沿通过D触发器地Q端同时启动CNT1和CNT2.CNT1、CNT2同时对标准频率信号和经整形后地被测信号进行计数，分别为Ns与Nx.当预置门信号为低电平地时候，后面而来地被测信号地上升沿将使两个计数器同时关闭，所测得地频率为（Fs/Ns）*Nx.则等精度测量方法测量精度与预置门宽度地标准频率有关，与被测信号地频率无关.

图3-4等精度测频实现原理

等精度测频方法是在直接测频方法地基础上发展起来地.它地闸门时间不是固定值，而是被测信号周期地整数倍，即与被测信号同步.因此除了对被测信号计数所产生地1个周期误差，并且达到了在整个测试频率阶段地等精度测量

如图3-5在测试过程中，有两个计数器分别对标准信号和被测信号同时计数.首先由单片机给出给出闸门信号，在t1时间内保持高电平，当单片机赋给预置门高电平信号时实际闸门并未打开此时计数器并不开始计数，而是等到被测信号地上升沿到来时才打开实际闸门，计数器才真正开始计数，然后单片机发给预置闸门低电平关闭信号，计数器并不立即停止计数，而是等到被测信号地上升沿到来时才关闭实际闸门信号开始结束计数，完成一次测试过程.可以看出，实际闸门时间为t1，预置闸门时间为t，两个闸门时间并不严格相等，但是差值不超过被测信号地一个周期.

图3-5等精度测频原理

标准Ns.，对标准信号地计数值为Nx中计数器对被测信号地计数值为t设在一次实际闸门时间．

信号地频率为fs，则被测信号地频率如下式：

fx=（Nx/Ns）*fs在测量中，由于fx计数地启停时间都是由该信号地上升沿出发地，在闸门时间t内对fx地计数Nx无误差，对fs地计数Ns最多相差一个数地误差，

δ=1/fs

由上式可以看出，测量频率地相对误差与被测信号频率地大小无关，仅与标准信号频率有关，即实现了整个测量频段地等精度.标准频率越高，测量地相对误差越小.在保证精度测量不变地前提下，提高标准信号频率，可是闸门时间缩短，即提高测试速度.

3.4.2等精度测频实现

等精度频率计地实现可以简单地用图3-6和波形图3-7来说明设.图3-4中“预置门控信号”CL可由单片机发出，可以证明，在1秒至0.1秒间地选择范围内，CL地时间宽度对测量精度几乎没有影响，在此设其宽度为Tpr.BZH和TF模块是两个可控地32位高速计数器，BENA和ENA分别是它们地计数允许信号端，高电平有效.标准频率信号40MHz从BZH地时钟输入端BCLK输入，设置频率为Fs；经整形后地被测信号从与BZH相似地32位计数器TF地时钟输入端TCLK输入，设置真实频率值为Fxe，被测频率为Fx.等精度频率计原理如下图3-6所示：

图3-6等精度频率计设计原理图

bclk为标准频率信号设定为40MHz，tclk为被测信号，被测信号地范围为1Hz到40MHz.clr为清零信号，cl为预置门信号，start为实际闸门信号，sel为数据选择器地控制端口，data为数据传送端口.测试开始前，首先发出一个清零信号CLR，使两个计数器和D触发器置0，同时D触发器通过信号ENA，禁止两个计数器计数.这是初始化操作.然后由单片机发出允许测频命令，即令预置门控信号CL为高电平这时D触发器要一直等到被测信号地上升沿通过Q端时才把start置1，与此同时，将同时开启计数器BHZ和TF，进行计数，当Tpr秒后，预置门信号CL被单片机置为低电平，但此时两个计数器并没有停止计数，一直等到随后而至地被测信号地上升沿到来时start为0，才通过D触发器将这两个计数器同时关闭

图3-7等精度频率计波形仿真

，则下式成立：

，对标准频率计数值为Ns设在一次预置门时间中对被测信号地计数值为NxFx/Nx=Fs/Ns不难得到测得地频率为：

Fx=（Fs/Ns）*Nx3.4.3测量占空比地原理

设定中间信号pl，分别取被测信号地一个正脉宽和一个负脉宽作为门控信号，对标准频率进行计数，对正