电气技术基础Ⅱ复习题肖数字电子.docx
《电气技术基础Ⅱ复习题肖数字电子.docx》由会员分享，可在线阅读，更多相关《电气技术基础Ⅱ复习题肖数字电子.docx（17页珍藏版）》请在冰豆网上搜索。
电气技术基础Ⅱ复习题肖数字电子
电气技术基础Ⅱ复习题
数字电子技术基础部分
第1章数字电路基础知识
一、填空题
1、在时间上和数值上均作连续变化的电信号称为模拟信号；在时间上和数值上离散的信号叫做数字信号。
2、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的位权不同。
十进制计数各位的基是10，位权是10的幂。
3、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
4、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进制数，按照三位一组转换成八进制；按四位一组转换成十六进制。
5、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，基本的逻辑函数是与逻辑、或逻辑和非逻辑。
复合逻辑函数是与非逻辑、或非逻辑、与或非逻辑、异或门逻辑和同或门逻辑。
6、异或门的逻辑关系是：
当两个输入变量A、B相异时，输出为1；相同时，输出为0。
输出用Y表示，则异或门输出Y＝
。
7、同或门电路的输入信号用A、B表示，输出用Y表示。
当两个输入变量相同时，输出为1，不同时，输出为0，它的逻辑表达式可写成Y＝A⊙B＝（
）。
8、一个逻辑函数除了用波形图表示外，还有四种表示方法，它们是真值表、函数式、逻辑图和卡诺图。
9、逻辑代数的基本定律有交换律、结合律、分配律、自等律、0－1律、互补律、重叠律、吸收律、还原律和反演律。
10、逻辑代数的三个基本规则是代入规则、反演规则、对偶规则。
11、逻辑代数的反演规则是指将任意一个函数式中所有的0、1互换，原函数互换，反函数互换，那么，得到的表达式就是F的反函数
。
12、最简与或表达式是指在表达式中或项最少，且与项也最少。
二、分析计算题
用代数法化简下列逻辑函数表达式
1、
解：
2、
解：
3、
解：
4、
解：
5、
解：
6、
解：
三、简答题
1、数字信号和模拟信号的最大区别是什么？
数字电路和模拟电路中，哪一种抗干扰能力较强？
答：
数字信号是离散的，模拟信号是连续的，这是它们的最大区别。
它们之中，数字电路的抗干扰能力较强。
2、为什么在数字设备中通常采用二进制？
答：
为了简化数字设备，减小错误概率，提高工作可靠性。
因为二进制数只有两个数码，故用两种电路状态就可以表示二进制数。
若采用十进制数，因十进制数有10个数码，必须用10种电路状态才能表示，这会使数字设备结构复杂，错误概率增大，工作可靠性变差。
第2章逻辑门电路
一、填空题
1、三极管在数字电路中是作为开关使用的，它主要工作在截止与饱和两种状态，三极管截止状态的条件是：
三极管的发射结和集电结均处于反偏状态。
三极管饱和状态的条件是：
三极管的发射结和集电结均处于正偏状态。
2、TTL与非门的电路结构由三部分组成，它们是输入级、中间放大级和输出级。
3、两个或多个OC门的输出端直接相连，相当于将这些输出信号相与，称为线与。
4、只有OC门可以实现输出端线与连接。
普通TTL门输出端不能并联，否则可能损坏器件。
5、OC门可以实现输出端线与连接；可以驱动显示器和继电器等；可以实现电平转换。
6、CMOS反相器是由NMOS管和PMOS管组成的互补电路。
7、三态门又称TSL门，其输出有高电平态、低电平态和高阻态三种状态。
8、TTL门电路的关门电阻ROFF＝0.9kΩ，开门电阻RON＝2.5kΩ。
当接在TTL门电路输入端电阻Ri＞RON时，其逻辑状态相当于1；当Ri＜ROFF时，其逻辑状态相当于0，如果ROFF＜Ri＜RON，则TTL门电路将处于不正常状态，既不是1也不是0，这种情况是不允许的。
9、MOS门电路的输入阻抗极高，静态情况下栅极一般不会有电流，当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到VDD时，其逻辑状态相当于1；当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到地时，其逻辑状态相当于0；当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到某逻辑电平点A时，其逻辑状态相当于A点的逻辑电平。
10、具有“相异出1，相同出0”功能的逻辑门是异或门，它的反是同或门。
11、数字集成门电路按开关元件的不同可分为TTL和CMOS两大类。
其中TTL集成电路是双极型，CMOS集成电路是单极型。
集成电路芯片中74LS系列芯片属于双极型集成电路，CC40系列芯片属于单极型集成电路。
12、功能为“有0出1、全1出0”的门电路是或非门；具有“有1出1，全0出0”功能的门电路是或门；实际中集成的与非门应用的最为普遍。
13、TTL门输入端口为“与”逻辑关系时，多余的输入端可悬空处理；TTL门输入端口为“或”逻辑关系时，多余的输入端应接低电平；CMOS门输入端口为“与”逻辑关系时，多余的输入端应接高电平，具有“或”逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的输入端不允许悬空。
二、分析计算题
1、在图2－1（a）～（c）中，若均为CMOS门电路试写出各个输出信号的逻辑表达式。
图2－1
解：
2、在图2－1（a）～（c）中，若均为TTL门电路试写出各个输出信号的逻辑表达式。
解：
对于（a），∵Ri＝10kΩ＞RON，输入端相当于接“1”，∴
对于（b），∵Ri＝10kΩ＞RON，输入端相当于接“1”，∴
对于（c），∵Ri＝100Ω＜ROFF，输入端相当于接“0”，∴
三、简答题
1、简述TTL集成逻辑门的使用要点。
答：
⑴电源电压用+5V，74系列应满足5V±5%。
⑵输出端的连接：
普通TTL门输出端不允许直接并联使用；三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态；集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL；输出端不允许直接接电源VCC或直接接地；输出电流应小于产品手册上规定的最大值。
2、简述集成门电路多余输入端的处理。
答：
集成门电路多余输入端在实际使用时一般不悬空，主要是防止干扰信号串入，造成逻辑错误。
对于MOS门电路输入端是绝对不能悬空的。
这是因为MOS管的输入阻抗很高，在外界静电干扰时，会在悬空的输入端积累高电压，造成栅极击穿。
多余输入端的处理如下：
⑴对于与门、与非门，多余输入端应接高电平，可以直接接电源的正端，或通过一个数千欧的电阻接电源的正端；在前级驱动能力允许时，可以与有用输入端并联；TTL电路输入端悬空时相当于输入高电平，对于TTL门电路，在外界干扰很小时，与门、与非门的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。
⑵对于或门、或非门，多余输入端应接低电平，可以直接接地，也可以与有用输入端并联。
⑶对于与或非门中不使用的与门至少有一个输入端接地。
第3章组合逻辑电路
一、填空题
1、用n位二进制代码对N＝2n个信号进行编码的电路叫做二进制编码器。
2、二－十进制编码器是指将0～9十个数字编成二进制代码的电路。
3、优先编码器就是允许两个或两个以上信号同时要求编码的编码器。
优先编码器只对优先级别最高的输入信号编码，故逻辑功能不会混乱。
4、译码是编码的逆过程，它是将输入的代码译成对应的输出高、低电平信号。
能实现译码功能的数字电路称为译码器。
74LS138是一种典型的3线－8线集成二进制译码器。
74LS42是集成二－十进制译码器。
5、数据选择器是从多路数据输入中选择与地址信号对应的一路传送到输出端。
74LS151是一种典型的8选1的集成数据选择器。
6、数据分配器是将一路输入数据分配到地址信号对应的多路输出的某一个输出端。
7、全加器是指能实现两个加数和低位来的进位信号三数相加的算术运算逻辑电路。
8、比较两个多位二进制数大小是否相等的逻辑电路，称为数值比较器。
二、分析设计题
1、组合电路如图3－1所示，分析该电路的逻辑功能。
图3－1
表3－1真值表
ABC
L
000
001
010
011
100
101
110
111
0
1
1
1
1
1
1
0
解：
⑴由逻辑图逐级写出逻辑表达式。
为了写表达式方便，借助中间变量P
⑵化简与变换。
因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与—或式或最小项表达式。
⑶由表达式列出真值表，见表3－1。
经过化简与变换的表达式为两个最小项之和的非，所以很容易列出真值表。
⑷分析逻辑功能
由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
2、设计一个电路，用以判别一位8421码是否大于5。
大于5时，电路输出1，否则输出0。
用与非门实现。
解第一步：
根据题意列真值表
假设输入的8421码用四个变量A、B、C、D表示，输出用Y表示，可得到表3－2所示的真值表。
当输入A、B、C、D代表的8421码的值在0～5之间，输出Y为0；输入的值为6～9时，Y为1。
因为输入A、B、C、D表示8421码，所以A、B、C、D的取值在1010～1111是不可能出现的，这在逻辑设计中称作“约束条件”。
既然这些输入组合不会出现，也就不必关心其对应的输出值是0还是1，在真值表或卡诺图中称作“任意项”或“无关项”，用d或×表示。
在逻辑设计中还有一种情况：
某些输入组合可以出现，然而输出是任意的，可以为0也可以为1，显然，也可以作为任意项处理。
表3－2真值表
ABCD
Y
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
0
0
0
1
1
1
1
d
d
d
d
d
d
第二步：
求最简的与或表达式
由表3－2所示的真值表可得如图3－2所示的含有无关项的卡诺图。
图3－2卡诺图图3－3逻辑电路
无关项的取值是任意的，我们可以充分利用它这一特点，使化简得函数达到最简。
用与非门实现，所有无关项取1对化简最有利。
Y=A+BC
第三步：
根据选择的器件类型，求出相应的表达式。
第四步：
画逻辑电路图，如图3－3。
3、电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。
试设计电话编码控制电路。
解：
⑴、根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。
当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用Y1,Y2表示输出编码。
⑵、列真值表,真值表如下表所示。
ABC
Y1Y2
1××
01×
001
00
01
10
图3－4
⑶、写逻辑表达式。
⑷、画优先编码器逻辑图，如图3－4所示。
4、用译码器实现逻辑函数
解⑴、全译码器的输出为输入变量相应最小项之非，故先将逻辑函数式F写成最小项之反的形式。
由德·摩根定理得
⑵、F有3个变量，因而选用三变量译码器。
⑶、将变量A、B、C分别接三变量译码器的A2、A1、A0端，则上式变为：
⑷、图3－5是用三变量译码器74LS138实现上述函数的逻辑图。
图3－5逻辑图
三、简答题
1、什么是逻辑门？
什么是组合逻辑电路？
组合逻辑电路的特点？
答：
数字电路中的门电路，其输入和输出之间的关系属于逻辑关系，因此常称为逻辑门。
若逻辑电路在任何时刻的输出状态仅取决于当时的输入信号有关，而与电路原来的状态无关，这样的逻辑电路称为组合逻辑电路。
其中输出仅取决于输入的现态就是组合逻辑电路的显著特点。
2、TTL门电路中，哪个有效地解决了“线与”问题？
哪个可以实现“总线”结构？
答：
TTL门电路中，OC门有效地解决了“线与”问题，三态门可以实现“总线”结构。
3、组合逻辑电路的基本单元又是什么？
答：
组合逻辑电路的基本单元是门电路。
第4章触发器
一、填空题
1、两个与非门构成的基本RS触发器的功能有清零、置1和保持。
该电路中不允许两个输入端同时为为低电平，否则将出现逻辑混乱。
2、通常把同步触发器在CP=1期间能发生多次翻转，这种现象称为空翻，有这种现象的触发器是钟控RS触发器、钟控D触发器，此类触发器的工作属于电平触发方式。
3、为有效地抑制“空翻”，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞D触发器。
4、JK触发器具有置0、置1、保持和翻转四种功能。
欲使JK触发器实现
的功能，则输入端J应接1，K应接1。
5、D触发器的输入端子有1个，具有置0和置1的功能。
6、触发器的逻辑功能通常可用功能真值表、逻辑函数式、状态转换图和时序波形图等多种方法进行描述。
7、组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器。
8、把JK触发器的两个输入端连在一起就构成了T触发器，T触发器具有的逻辑功能是保持和翻转。
9、让T触发器恒输入“1”就构成了T'触发器，这种触发器仅具有翻转功能。
10、触发器有两个互非的输出端Q和
，通常规定Q=1，
=0时为触发器的“1”状态；Q=0，
=1时为触发器的“0”状态。
二、分析题
1、由与非门构成的基本触发器
的波形如图4－1所示，设初始态
=0，试画出
的波形。
解：
波形如图所示。
图4－1
2、JK触发器及CP、A、B、C的波形如图4－2所示，设初始态Q=0，试画出Q的波形。
解：
波形如图所示。
图4－2
3、触发器电路及相关波形如图4－3所示，对应给定波形画出Q端波形（设初始态Q=0）。
解：
Q端波形如图所示。
图4－3
4、图4－4所示D触发器电路，设初始态Q=0，输入时针波形CP和A波形如图4－4所示，试画出Q的波形。
解：
Q端波形如图所示。
图4－4
三、简答题
1、什么是“空翻”现象？
抑制“空翻”可采取什么措施？
答：
所谓“空翻”，是指触发器在一个CP脉冲为1期间输出状态发生多次变化的现象。
抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。
2、触发器有哪几种常见的电路结构形式？
它们各有什么样的动作特点？
答：
触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS触发器、由基本RS触发器和引导门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。
基本RS触发器的输出随着输入的变化而变化，电平触发；钟控RS触发器是在CP=1期间输出随输入的变化而变化；主从型JK触发器在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。
3、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。
答：
钟控RS触发器的特征方程：
，SR=0（约束条件）；
JK触发器的特征方程：
；D触发器的特征方程：
Qn+1=Dn。
4、简述触发器的逻辑符号中CP输入端的“＞”和“o”。
答：
触发器逻辑符号中CP输入端若加入“＞”，表示边沿触发；不加“＞”，表示电平触发。
CP输入端加了“＞”且加“o”,表示CP下降沿触发；不加“o”,表示CP上升沿触发。
CP输入端不加“＞”但加“o”,表示低电平触发；不加“o”,表示高电平触发。
第5章时序逻辑电路
一、填空题
1、时序逻辑电路的特点是：
输出不仅取决于当时输入的状态还与电路原来的状态有关。
2、构成一个六进制计数器最少要采用三位触发器，这时构成的电路有2个无效状态。
3、移位寄存器可分为右移移位寄存器、左移移位寄存器和双向移位寄存器。
4、时序逻辑电路按各位触发器接受时钟脉冲控制信号的不同，可分为同步时序逻辑电路和异步时序逻辑电路两大类。
在异步时序逻辑电路中，各位触发器无统一的时钟脉冲控制信号，输出状态的变化通常不是同一时刻发生的。
5、当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为二进制计数器。
二进制计数器除了按同步、异步分类外，按计数的加减规律还可分为加计数器、减计数器和可逆计数器。
6、在十进制计数器中，要表示一位十进制数时，至少要用四位触发器才能实现。
十进制计数电路中最常采用的是8421BCD代码来表示一位十进制数。
二、分析题
1、利用74LS90（图5－1所示）置0功能构成8进制计数器。
解：
N=8=1000B，所构成的8进制计数器如图5－1所示。
图5－1
2、用二进制计数器CT74LS161的置0功能构成十三进制计数器。
解：
SN=13=1101B，所构成的13进制计数器如图5－2所示。
图5－2图5－3
3、用二进制计数器CT74LS161的同步置数功能构成十三进制计数器。
解：
SN－1=S13－1＝12=1100B，所构成的13进制计数器如图5－3所示。
4、用二进制计数器CT74LS161组成起始状态为0100的十一进制计数器。
解：
由于起始状态不为0，所以只能利用同步置数端LD，采用反馈预置法组成十一进制计数器。
其状态是从0100起计11个态，再返回至0100，如表5－1所示，其逻辑电路如图5－4所示。
表5－1
计数
顺序
计数器状态
QDQCQBQA
0
1
2
3
4
5
6
7
8
9
10
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
图5－4
三、简答题
1、什么是时序逻辑电路？
答：
若逻辑电路在任何时刻的输出状态不仅和当时的输入信号有关，而且还取决于电路原来的状态，这样的逻辑电路称为时序逻辑电路。
2、时序逻辑电路的基本单元是什么？
答：
时序逻辑电路的基本单元是触发器。
3、说明同步时序逻辑电路和异步时序逻辑电路有何不同？
答：
同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间通常也不相同。
第6章脉冲信号的产生与整形电路
一、填空题
1、555定时器由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器五部分组成。
2、施密特触发器有两个稳定状态，即“1”态和“0”态，其维持与转换完全取决于输入电压的大小。
多谐振荡器无稳定状态，只有两个暂稳态。
单稳态触发器有1个稳定状态和1个暂稳态。
3、施密特触发器可以用于脉冲波形的整形、波形变换和脉冲幅度鉴别；不能用于脉冲信号的产生。
单稳态触发器可以用于脉冲波形的整形、脉冲定时和脉冲展宽；不能用于脉冲信号的产生。
多谐振荡器可以用于脉冲信号的产生。
4、555定时器可以构成施密特触发器、单稳态触发器和多谐振荡器。
二、分析计算题
1、在图6－1用555定时器接成的施密特触发器电路中，试求：
⑴、当VCC=12V而且没有外接控制电压时，VT+、VT-及△VT值。
⑵、当VCC=9V，外接控制电压VCO=5V时，VT+、VT-、△VT各为多少。
解：
⑴、
⑵、
图6－1图6－2图6－3
2、在图6－2用555定时器组成的多谐振荡器电路中，若R1=R2=5.1kΩ，C=0.01μF，VCC=12V，试计算电路的振荡频率。
解：
T＝0.7（R1＋2R2）C＝0.7×（5.1+2×5.1）×103×10-8×=106μs
f＝1/T＝1/106×10－6＝9.43KHz
3、在图6－3给出的单稳态触发器电路中，已知R＝51kΩ，C=0.01μF，电源电压VCC=10V，试求在触发信号作用下输出脉冲的宽度。
解：
输出脉冲的宽度
TW=1.1RC=1.1×51×103×0.01×10－6=0.561ms
升级会员 