数字电子技术基础课程设计论文.docx

数字电子技术基础课程设计论文.docx

《数字电子技术基础课程设计论文.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础课程设计论文.docx（9页珍藏版）》请在冰豆网上搜索。

数字电子技术基础课程设计论文

荣成学院

课程设计报告

课程名称：

数字电子技术基础课程设计

设计名称：

数字电子钟的设计

姓名：

学号:

098

班级：

0

成绩：

指导教师：

起止日期：

2020-6-12至2020-6-18

铜陵学院电气工程系

目      录

铜陵学院课程设计任务书…………………………………………3

一设计的目的和意义………………………………………………4

二设计原理…………………………………………………………5

三详细设计及实验步骤……………………………………………6

四设计结果与分析…………………………………………………11

五心得体会…………………………………………………………12

六参考文献…………………………………………………………13

铜陵学院课程设计任务书

姓名：

王为臻院（系）：

电气工程系

专业：

自动化班级：

08自动化

任务起至日期：

2010年6月12日至2010年6月18日

课程设计题目：

数字式电子钟的设计

课程设计要求：

设计一个时分秒计数器，并具有译码显示。

其中时为24进制，分秒为60进制。

且能实现时分秒校准功能。

设计任务总述：

该时钟系统主要由时钟模块、闹钟模块、显示模块、控制模块组成。

系统具有简单清晰的操作界面，能在4V～7V直流电源下正常工作。

能够准确显示时间（显示格式为时时：

分分：

秒秒，24小时制），可随时进行时间调整，具有闹钟时间设置。

设计以硬件软件化为指导思想，充分发挥逻辑电路功能，大部分功能通过软件编程来实现，电路简单明了，系统稳定性高。

同时，该时钟系统还具有功耗小、成本低的特点，具有很强的实用性。

工作计划及安排：

1）负责课题需求分析研究；

2）数字钟系统过程的流程设计；

3）根据系统的流程主要设计了时钟模块、闹钟模块、显示模块、控制模块的流程，并对模块进行了程序开发；

4）组织实施课题开发，进行了程序的设计与实现。

5）对系统进行了调试、试运行。

成绩

指导教师签字___________________

年月日

数字式电子钟的设计

一、设计的目的和意义

Ⅰ、设计的目的：

一、熟悉巩固所学的理论知识与实践技术。

二、学习把握工程初步设计的大体技术。

3、培育学生查阅技术资料的能力，培育学生综合运用所学理论知识和实践知识独立完成课题的工作能力。

Ⅱ、设计的意义：

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相较具有更高的准确性和直观性，且无机械装置，具有更长的利用寿命，因此取得了普遍的利用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，咱们这次设计数字钟确实是为了了解数字中的原理，从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各类在制作顶用到的中小规模集成电路的作用及利用方式。

且由于数字钟包括组合逻辑电路和时序电路。

通过它能够进一步学习和把握各类组合逻辑电路和时序电路的原理与利用方式。

二、设计原理

数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一样用555组成的振荡器加分频器来实现。

将标准秒脉冲信号送入“秒计数器”，该计数器采纳60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采纳60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采纳24进制计数器，能够实现一天24h的累计。

译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。

整点报时电路是依照计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。

校时电路是来对“时、分、秒”显示数字进行校对调整。

其数字电子钟系统框图如下:

图1数字电子钟系统框图

三、详细设计及实验步骤

Ⅰ、秒脉冲信号发生器

秒脉冲信号发生器是数字电子钟的核心部份，它的精度和稳固度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

●振荡器:

通经常使用555按时器与RC组成的多谐振荡器，经过调整输出1000Hz脉冲。

●分频器:

分频器功能要紧有两个，一是产生标准秒脉冲信号，一是提供功能扩展电

路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好

取得1Hz标准秒脉冲。

其电路图如下：

图2秒脉冲信号发生器

Ⅱ、秒、分、时计时器电路设计

秒、分计数器为60进制计数器，小时计数器为24进制计数器。

实现这两种模数的计数器采纳中规模集成计数器74LS90组成。

60进制计数器

由74LS90组成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。

两片74LS90按反馈清零法串接而成。

秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。

以下图电路即可作为秒计数器，也可作为分计数器。

图360进制计数器

24进制计数器

由74LS90组成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。

即个位计数状态为QdQcQbQa=0100十位计数状态为QdQcQbQa=0010时，要求计数器归零。

通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而组成24进制计数器。

电路图如下:

图424进制计数器

Ⅲ、译码显示电路

译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。

用与驱动LED七段数码管的译码器经常使用的有74LS48。

74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。

假设将秒、分、时计数器的每位输出别离送到相应七段译吗管的输入端，即能够进行不同数字的显示。

在译码管输出与数码管之间串联电阻R作为限流电阻。

图5译码显示电路

Ⅳ、校时电路

校时电路是数字钟不可缺少的部份，每当数字钟与实际时刻不符时，需要依照标准时刻进行校时。

K一、K2别离是时校正、分校正开关。

不校正时，K一、K2开关是闭和的。

当校正时位时，需要把K1开关打开，然后用手拨动K3开关，来回拨动一次，就能够使时位增加1，依照需要去拨动开关的次数，校正完毕后把K1开关闭上。

校正分位时和校正时位的方式一样。

其电路图如下:

图6校正电路

Ⅴ、整点报时电路

仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高而且以最后一声高音终止的时刻为整点时刻。

图7整点报时电路

Ⅵ、课程设计原理图:

图8

四、设计结果与分析

整个数字钟由时刻计数电路、晶体振荡电路、校正电路、整点报时电路组成。

 其中以校正电路代替时刻计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时刻计数电路正常计时，但当分校正时，其可不能产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发觉是数码管未接地而造成的，接地后发觉仍是无法正确显示数字，用万用表检测后，发觉是因芯片引脚有些接触不良而造成的，因此确认芯片是不是接触良好是超级重要的一件事。

六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要从头插过芯片就能够够解决了。

但在六十进制时，按图接线后发觉，显示器上的数字老是100进制的，而不是六十进制，检测后发觉不管是线路的连通仍是芯片的接触都没有问题。

最后，在重对连线时发觉是线路接错引脚造成的，悔改以后，显示就正常了。

因上面程因引脚接错而造成错误，因此校正电路是完全依照仿真图所连的，在测试时，开始进行时校不时，没有显现问题，但当进行到分校不时，发觉计数电路的秒电路开始乱跳犯错。

因此，电路必然是有地址犯错了，在反复对照后，发觉是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时必然要注意把不要的多余的线拿掉

在整个设计的进程中，尽管碰到了一些问题，可是通过咱们的尽力都一一解决了，总的来讲，整个设计仍是比较成功的，实现了时钟模块、闹钟模块、显示模块和操纵模块的彼此联接。

五、心得体会

通过这次数字钟的课程设计与制作，让我明白设计电路的一些程序，也让我初步了解了关于数字钟的一样原理与设计理念，加深了对各类芯片逻辑功能的了解，更重要的是把握了许多实际操作技术。

由于数字钟包括组合逻辑电路和时序电路，通过它也让我进一步学习与把握了各类组合逻辑电路与时序电路的原理与利用方式。

这次课程设计时刻只有五天，而安排在前期原理图设计上的时刻就用了两天，占总时刻的40%，可见前期预备的重要性，前期的预备充分与否，直接关系到设计的成败。

当我得知这次课程设计的任务是数字钟以后，马上就去图书馆查找相关资料，先对数字钟的设计有个整体的把握，顺利画出了它的整体设计框图。

接下来确实是对组成数字钟的各个功能模块的设计了，这一步是本次设计的重中之重，它需要考虑很多东西，像选择什么样的芯片，多大的电阻、电容等等。

通过上网查找和与同窗讨论确信了各个模块的电路，一个完整的数字钟的电路图已经形成。

设计方案通过教师确信以后确实是数字钟的制作与调试了，它占了总时刻的一半，这是一个难点也是重点。

在那个环节中，我学到了许多在讲义上学不到的东西，我想那个进程用“山穷水复疑无路，柳暗花明又一村”来形容最贴切只是了。

把芯片插座焊到实验板上仍是简单的，但接线路就不那么简单了，它要考虑到管脚的作用和管脚与管脚之间的连线而且还要与原理图相对应，不能接错一个脚。

专门是接秒个位时由于对元器件不熟悉，再那么由于焊接技术不高，造成虚焊等缘故使的得秒个位久久不能成功，看着很多同窗都成功了，自己内心真的难受，有点想舍弃。

但仍是坚持下来了，通过近一天时刻的查找和调试秒个位终于成功了。

正是由于这一天不断的查找和调试，让我学回了许多电路的测试和故障排除的技术。

在那个进程中吸取了许多教训，我在接下了的制作进程中就显得异样轻松，比较快的完成了这次任务。

这确实是好事多磨吧！

通过这次课程设计，让我对各类电路都有了可能的了解，因此说，坐而言不如立而行，关于这些电路仍是应该自己动手设计操作才会有深刻明白得和达到学习的目的。

六、参考文献

1.阎石数字电子技术基础高等教育出版社.

2.余孟尝主编.数字电子技术基础简明教程高等教育出版社.