毫秒计.docx
《毫秒计.docx》由会员分享,可在线阅读,更多相关《毫秒计.docx(22页珍藏版)》请在冰豆网上搜索。
![毫秒计.docx](https://file1.bdocx.com/fileroot1/2023-1/9/55e91156-d390-41d2-84a5-fa0fb8e7a65e/55e91156-d390-41d2-84a5-fa0fb8e7a65e1.gif)
毫秒计
电子课程设计
——数字毫秒计
学院:
电子信息工程学院
专业、班级:
电气081502
姓名:
路瑶
学号:
200815010214
指导教师:
闫晓梅
2010年12月
一、设计任务与要求。
设计一个能够测量脉冲宽度的数字式毫秒计:
1、测量时间范围1—99毫秒。
2、可以测量单个正脉冲或负脉冲宽度时间。
3、测量误差为
1个数字。
4、能手动清零。
二、总体框图。
1)、数字毫秒计是用来测量脉冲宽度的数字式显示装置,其原理框图如下,它主要由555振荡器,门控电路,主控门,计数器,译码器和数码显示器等部分组成。
被测脉冲L
测量启动信号W
门控信号k
时基信号cp
在脉冲宽度为tx的被测信号连续输入到门控电路时,测量启动信号W每作用一次,门控电路产生一个宽度与被测脉冲宽度tx相等的门控信号K。
门控信号K输入主控门,用来控制主控门的开与关。
在门控信号K为高电平期间,主控门打开,时基信号CP脉冲通过主控门,并送至计数译码显示电路进行计数显示。
当被测的第一个正脉冲结束时,门控信号变为低电平,主控门随之关闭,计数结束。
显示器的数字为被测脉冲宽度的时间。
每进行一次测量,只能测一个正脉冲宽度的时间。
2)、模块功能说明及设计思路
(1)脉冲信号发生器
脉冲信号发生器需要产生一定精度和幅度的矩形波信号,实现这样矩形波的方法很多,可以由非门和石英振荡器构成,可以由单稳态电路构成,可以由施密特触发器构成,也可以由555电路构成等等。
对不同的电路对矩形波频率的精度要求不同,由此可以用不同电路结构的的脉冲信号发生器。
由于我所设计的电路对矩形波频率的精度要求不高,所以我使用的是用555定时器接成的多谐振荡器来代替秒脉冲信号发生器。
(2)分频电路
利用计数器来构成一个分频电路,让多谐振荡器发出的矩形波信号转变成我所需要的时基脉冲波信号,然后达到毫秒计测量精度是1毫秒的要求。
根据所查阅的资料,只需要十进制的计数器就能构成我所需要的分频电路。
(3)门电路
利用逻辑门构成门控开关,只需要用两个D触发器和部分逻辑非门跟与门就能够形成一个逻辑门控电路,从而得到需要的脉冲宽度与被测脉冲宽度相等的门控信号。
(4)计数器
构成1-99进制的计数器,用来记录表示测量结果,构成99进制的方法很多,可一选用十进制计数器,因为计数方便,简单,用以实现。
(5)译码器和显示电路
测量结果需要通过显示电路表示出来,这里我选用译码管来完成结果的显示功能,选用译码管既可以对计数器的输出进行译码,也可以同时把结果显示出来,这样选用器件少,效率高。
(6)模块的选择方案
一个基本的数字毫秒计电路主要由译码显示器、计数器和门电路组成。
方案一:
首先构成一个555定时器产生震荡周期为1ms的标准时基脉冲,由74LS160采用清零法分别组成九十九进制的毫秒记数器。
用产生的时基脉冲作为毫秒记数器的CP脉冲,使用BCD数码管作为显示电路。
案二:
首先构成一个石英晶体振荡器,产生周期为1KHz的脉冲,再经过由74LS160构成的三级十进制的分频电路,从而产生周期为1ms的时基脉冲,由74LS160采用置数法分别组成九十九进制的毫秒秒记数器。
用产生的时基脉冲作为毫秒记数器的CP脉冲使用74LS48为驱动器,BCD数码管作为显示器。
方案一和方案二的设计都很正确,但是方案一在产生时基脉冲时比方案一效果要好,且不用分频电路,本着设计简单,效果稳定的前提下采用方案一。
选用
脉冲信号发生器————→用555定时器所接成的多谐振荡器
选用
计数器————→十进制加法计数器
选用
译码器————→4线——7段译码器
3、选择器件。
(一)所选器件
器件名称
Multisim
仿真系统中代号
数量
备注
D触发器
74LS74
2
非门
74LS04
1
与门
74LS08
1
计数器
74LS160
7
译码器
DCB-HEX
2
4线-7段
555定时器
555-VIRTUAL
2
电阻
R1R2R3R4R5R6
6
R1=R2=R3=10KR4=100R5=2.2K
R6=22K
电源
VCC
4
5V
电容
C1C2C3C4
4
C1=C2=10nFC2=100nFC4=33nF
开关
TDSW1
3
(2)器件介绍:
1、555定时器
555定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极性工艺制作的称为555。
555定时器的电源电压范围宽,可在4.5V~16V工作。
555定时器成本低,性能可靠,只需要外接几个电阻、电容,就可以实现本设计所需的单稳态触发器。
它内部包括两个电压比较器,三个等值串联电阻,一个RS触发器,一个放电管T及功率输出级。
它提供两个基准电压VCC/3和2VCC/3。
图(3)是555定时器内部组成框图。
它主要由两个高精度电压比较器A1、A2,一个RS触发器,一个放电三极管和三个5KΩ电阻的分压器而构成。
它的各个引脚功能如下:
1脚:
外接电源负端VSS或接地,一般情况下接地。
8脚:
外接电源VCC,双极型时基电路VCC的范围是4.5~16V,CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚:
输出端Vo
2脚:
低触发端
6脚:
TH高触发端
4脚:
是直接清零端。
当
端接低电平,则时基电路不工作,此时不论
、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:
VC为控制电压端。
若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
7脚:
放电端。
该端与放电管集电极相连,用做定时器时电容的放电。
其逻辑框图如下图
(1):
图
(1)
逻辑符号如下图
(2):
图
(2)
内部原理结构图如下图(3):
图(3)555定时器内部原理图
在1脚接地,5脚未外接电压,两个比较器A1、A2基准电压分别为
的情况下,555时基电路的功能表如表一示。
清零端
高触发端TH
低触发端
Qn+1
放电管T
功能
0
0
导通
直接清零
1
0
导通
置0
1
1
截止
置1
1
Qn
不变
保持
555定时器逻辑功能表
2、74LS160
74LS160为同步十进制计数器,其逻辑符号,逻辑功能表,内部原理图分别如下:
74LS160逻辑功能表
CP
EPET
工作状态
×
0
×
××
置零
脉冲
1
0
××
预置数
×
1
1
01
保持
×
1
1
×0
保持(RCO=0)
脉冲
1
1
11
计数
由逻辑图与功能表知,在CT74LS160中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RD为异步置零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。
当RD=0时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。
当RD=1、LD=0时,电路工作在预置数状态。
这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。
当RD=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。
同时C的状态也得到保持。
如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。
当RD=LD=EP=ET=1时,电路工作在计数状态。
从电路的0000状态开始连续输入10个计数脉冲时,电路将从1010的状态返回0000的状态,C端从高电平跳变至低电平。
利用C端输出的高电平或下降沿作为进位输出信号。
74LS160管脚图如下图(4),逻辑符号图如下图(5):
图(4)图(5)
74LS160内部原理图如下图(6):
图(6)74LS160内部原理图
3.74LS08
最简单的与门可以用二极管和电阻组成。
74LS08是四组二输入端的与门。
其逻辑框图如下图(7):
图(7)
其逻辑辑符号如下图(8):
图(8)
其逻辑功能表如下:
1A
1B
1Y
2A
2B
2Y
3A
3B
3Y
4A
4B
4Y
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
其逻辑功能描述如下:
当两个输入端A=0,B=0时,输出端Y为低电平0,即Y=0;
当两个输入端A=0,B=1时,输出端Y为低电平0,即Y=0;
当两个输入端A=1,B=0时,输出端Y为低电平0,即Y=0;
当两个输入端A=1,B=1时,输出端Y为低电平1,即Y=1;
即只要两个输入端A、B的输入电平有一个是低电平0,输出端Y即为低电平0;只有A、B的输入电平全为1,输出端Y才为高电平1。
4、74LS04
仔细观察一下三极管组成的开关电路即可发现,当输入为高电平时输出等于低电平,而输入为低电平时输出等于高电平。
因此输出与输入的电平之间是反向关系,它实际上就是一个非门。
(亦称反向器)。
在一些实用的反向器电路中,为了保证在输入低电平时三极管可靠地截止,常在三极管的基极连接一个电阻R和一个负电源VEE。
由于接入了电阻R2和负电源VEE,即使输入的低电平信号稍大于零,也能使三极管的基极为负电位,从而使三极管能可靠地截止,输出为高电平。
当输入信号为高电平时,应保证三极管工作在深度饱和状态,以使输出电平接近于零。
为此,电路参数的配合必须合适,保证提供给三极的基极电流大于深度饱和的基极电流。
所用芯片74LS04是一个有六个反相器的芯片,其逻辑框图如下图(9)所示:
图(9)芯片74LS04管脚图
逻辑功能表如下图:
1A
1Y
2A
2Y
3A
3Y
4A
4Y
5A
5Y
6A
6Y
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
1
0
逻辑符号如下:
逻辑功能描述如下:
当输入端为低电平0时,输出端为高电平1;
当输入端为低电平1时,输出端为高电平0;
即输出端的电平与输入端的电平总是相反的。
5、74LS74
74LS74器件包含2路独立的D型上升沿触发器。
在预设(PRE)或清零(CLR)端输入低电平可以对74LS74的输出端进行预设或复位,无视其他输入电平的高低。
当PRE和CLR未被激活(高)时,数据端(D)的数据只要满足建立时间的要求,即可在时钟(CLK)脉冲的上升沿传送到输出端。
74LS74的时钟触发发生在电平到达某个程度的时刻,而跟CLK上升时间的长短没有直接联系。
在触发时间间隔内,74LS74的D端的数据可随意改变,而不影响输出端的电平。
74LS74芯片的管脚图如下:
逻辑功能表如下:
D
CP
Qn+1
Qn=0
Qn=1
0
0
0
0
1
1
1
1
0
1
特征方程:
Qn+1=D
内部原理图如下图(10):
图(10)内部原理图
6、LED
LED是发光二极管LightEmittingDiode的英文缩写。
LED显示屏是由发光二极管排列组成的一显示器件。
它采用低电压扫描驱动,具有:
耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。
目前LED显示屏作为新一代的信息传播媒体,已经成为城市信息现代化建设的标志。
BCD七段显示译码器:
发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成,可以单独使用,也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成 字型,每一段包含一个发光二极管。
外加正向电压时二极管导通,发出清晰的光,有红、黄、绿等色。
只要按规律控制各发光段的亮、灭,就可以显示各种字形或符号。
LED数码管有共阳、共阴之分。
图(11)(a)是共阴式LED数码管的原理图,图(11)(b)是其表示符号。
使用时,公共阴极接地,7个阳极a~g由相应的BCD七段译码器来驱动(控制),如图(11)(c)所示。
图(11)
BCD七段译码器的输入是一位BCD码(以D、C、B、A表示),输出是数码管各段的驱动信号(以Fa~Fg表示),也称4—7译码器。
若用它驱动共阴LED数码管,则输出应为高有效,即输出为高
(1)时,相应显示段发光。
例如,当输入8421码DCBA=0100时,应显示4,即要求同时点亮b、c、f、g段,熄灭a、d、e段,故译码器的输出应为Fa到Fg=0110011,这也是一组代码,常称为段码。
同理,根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表:
BCD七段译码器就是根据上述原理组成的,只是为了使用方便,增加了一些辅助控制电路。
这类集成译码器产品很多,类型各异,它们的输出结构也各不相同,因而使用时要予以注意。
图(11)(c)是BCD七段译码器驱动LED数码管(共阴)的接法。
图中,电阻是上拉电阻,也称限流电阻,当译码器内部带有上拉电阻时,则可省去。
数字显示译码器的种类很多,现已有将计数器、锁存器、译码驱动电路集于一体的集成器件,还有连同数码显示器也集成在一起的电路可供选用。
管脚1234分别接输出段的Q0、Q1、Q2、Q3.图形显示如下图(12)所示:
说
图(12)
7、直流稳压电源(本实验需要4个)
采用5V的只留稳压电源。
8、数字电子技术试验箱
用于搭接硬件,从而验证试验结果。
4、功能模块。
1)时基脉冲信号
时基电路的作用是产生一个标准时间信号,可由定时器555构成的多谐振荡器产生,用于测定脉冲宽度。
电容取C1=33nF,C2=10nF,R1=2.2KΩ,R2=22KΩ。
VCC取5V。
.
电路图如下图(13):
图(13)555脉冲发生信号
振荡周期为T=T1+T2=(R1+2R2)C2ln2=0.69(R1+2R2)C2
仿真图如下:
2)门控电路
门控电路如下图(14):
它包括清零控制门,控制电路和控制门,这里采用D触发74LS74,与非门74LS03,与门74LS08和非门74LS04组成。
图(14)门控电路
测量前先按下清零开关S2,产生清零信号L的高电平触发FF1、FF2以及计数器清零,这时Q1=Q2=0.测量时按下测量开关S1,获得一个测量信号正脉冲W,由于FF1的D输入端接1,因此W的上升沿到来后Q1由0翻转为1状态,即Q1=1,FF2的D2=1.在输入被测正脉冲信号FX的上升沿后,FF2的输出有0翻转为1状态,即Q2=1,
=0,
经U6送至FF1的R1端,使FF1清零,Q1=0,D2=0.FF2只有在下一个被测脉冲的上升沿到来后才能重新置0。
因此,Q2的高电平时间是两个被测脉冲之间的时间间隔,即被测脉冲FX的周期。
为了获得脉冲宽度与被测脉冲宽度相等的门控信号,将Q2的输出波形与被测信号FX经控制门U5相与即可得到。
仿真图如下:
3)主控门
如图:
主控门U6为正与门,它的一个输入信号来自主控们G5的输出,另一个输入信号为时基脉冲信号,当控制门U5输出高电平时,主控门U6打开,周期T=1ms的时基脉冲通过主控门送入计数器进行计数。
当控制门U5输出低电平时,主控门U6关门,时基脉冲不能通过主控门,计数器停止计数。
主控门可以选用74LS08构成。
仿真图如下:
5)计数、译码、显示电路
计数器是将主控门输出的时基脉冲进行累加计数,由于计数器的最大容量为99ms,因此需采用2级8421BCD码十进制加法计数,分别代表十进制的个位,十位,它们可又同步计数器74LS160计数器组成。
计数脉冲有CLK端输入,为来自主控门输出的时基脉冲,进位信号由低位计数器的进位端送到高位的ENT和ENP端。
4位译码器选用BCD输入的4线——7段译码器,其输入端A、B、C、D分别接计数器的Q1、Q2、Q3、Q4。
如图(15):
计数、译码、显示电路图(15)
5.总体设计电路图
1,当开关A打到高电平时,计数器清零,准备测量时,开关A打到低电平,启动电路,开关B打到高电平,开始计数,数码管有数字显示,当数码管停止时,显示的数字就是当前被测脉冲的宽度,记录显示结果。
如果要进行下一次脉冲宽度测量时,首先将开关A打到高电平进行清零,然后再进行测量。
仿真结果能正确测量脉冲宽度,符合设计要求。
仿真图如下图(16):
图(16)
2、在硬件实验时,依据电路图,在数字电路实验箱上连线,检查无误后接通电源,进行了门电路和计数显示电路的搭接实验,时基信号采用固定脉冲,实验取得了很好的预期效果,达到了实验要求。
六、设计心得与体会
短短两周的课程设计,不仅考察了我对电子技术的掌握情况及对所学知识的应用情况,也提高了我使用仪器和计算机辅助设计的能力,使学过的知识得到了巩固,更重要的是课程设计把原来所学的单调的理论知识与实际生活联系在了一起,使知识形象化、具体化,让学习变成了一种乐趣。
也许不动手就不会有创新,只学理论可能收获不会很多。
亲自实践了才发现人类是多么的聪明。
看着数电实验箱有感而发,理论是基础,理论学来就是要应用,当用到的时候却发现“书到用时方恨少”,那就赶紧翻阅资料,这也是一种很不错的学习方法,而且很高效。
课程设计期间,可以说已经离开了课堂,但是我发现大学里甚至是更广阔的范围里,我们无时无刻不在学习。
于是,我深深的感动,是这次课程设计让我学到了很多,学到了不仅仅是书本上的知识,我开始感恩生命,也许人生就是一个课题,从识字起也许我就开始了自己人生规划的准备,就像这次课程设计之前一个学期的准备一样,社会给了我一个使命,也就是设计题目,不知是该欣喜还是该抱怨,我想我应该拿出激情来面对,于是开始设计。
实验的多次失败和问题的重复出现,不仅考验了自己的信心和耐心,也锻炼了自己对问题的分析能力与解决能力。
最主要的是培养了自己沉稳谨慎的学习态度。
我庆幸自己能得到一个课题、一次社会给我的使命,也许是自己默默的努力,也许还有同伴的帮助,当问题得到解决以及电路实现了预期的功能时,一种成功的喜悦油然而生,真的希望我也会好好去面对我人生的课程设计,总有一天,我会设计出我自己的产品,也许是家庭,也许是事业,也许是……但我相信我会对自己设计的产品灿烂地微笑。