北华大学计算机组成原理考试题.docx
《北华大学计算机组成原理考试题.docx》由会员分享，可在线阅读，更多相关《北华大学计算机组成原理考试题.docx（11页珍藏版）》请在冰豆网上搜索。
北华大学计算机组成原理考试题
复习题
1．冯·诺依曼机的特点是，机器以（运算器）为中心，（输入输出设备）与（存储器）间的数据传送通过它完成。
2．（指令字长）取决于操作码的长度、操作数地址的长度和操作数地址的个数。
3．I/O的编址方式可分为（统一编址）和（不统一编址）两大类。
4．CPU实质包括（运算器）和（控制器）两大部分，（控制器）必须具备能自动地从存储器中取出指令的功能。
5．控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做（微命令）。
6．计算机硬件的主要技术指标包括（字长）、（主存容量）、（主频）。
7．按数据传送方式不同，总线可分为（串行传输总线）和（并行传输总线）。
8．指令通常由（操作码）和（地址码）两部分组成。
9．任何指令周期的第一步必定是（取址）周期。
10．控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做（微命令），而执行部件执行此控制命令后所进行的操作叫做（微操作）。
11．（指令）和（数据）都存放在存储器中，（控制器）能自动识别它们。
12．由于一个存储器芯片的容量和位数一般不能满足使用要求所以通常将若干个芯片按（字长拓展）和（字数的拓展）两种方式相连接。
13．指令通常由（操作码）和（地址码）两部分组成。
14．一个CPU周期由若干个（时钟）周期组成，这种周期是主频时钟的时间间隔，是CPU处理操作的最基本的时间单位。
15．CPU从主存取出一条指令并执行该指令的时间叫做（指令周期），它常常一用若干个（机器周期）来表示。
1．完整的计算机系统应包括（D）。
A．运算器、存储器、控制器B．外部设备和主机
C．主机和实用程序D．配套的硬件设备和软件系统
2．计算机的存储系统是指（D）。
A．RAM存储器B．ROM存储器
C．主存储器D．Cache、主存储器和外存储器
3．某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目分别为（D）。
A．8,512B．512,8C．18,8D．19,8
4．主机与I/O设备传送数据时，采用（C），CPU的效率最高。
A．程序查询方式B．中断方式
C．DMA方式D．并行方式
5．周期挪用方式常用于（A）方式的输入/输出中。
A．DMA
B．中断
C．程序传送
D．通道
6．指令系统采用不同寻址方式的目的是（B）。
A．实现存储程序和程序控制B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可直接访问外存D．提供扩展操作码的可能并降低指令译码的难度
7．在CPU中跟踪指令后继地址的寄存器是（B）。
A．主存地址寄存器B．程序计数器
C．指令寄存器D．状态条件寄存器
8．CPU响应中断的时间是（C）。
A．中断源提出请求B．取指周期结束
C．执行周期结束D．任何时间都可以
9.在微程序控制器中,机器指令与微指令的关系是（B）。
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由三条微指令来执行
C.每一条机器指令由若干条微指令组成的微程序来解释执行
D.若干条机器指令组成的程序可由一个微程序来执行
10.同步控制是（C）。
A．只适用于CPU控制的方式B．只适用于外围设备控制方式
C．有统一时序信号控制的方式D．所有指令控制时间都相同的方式
11．冯·诺依曼机工作方式的基本特点是（B）。
A．多指令流单数据流B．按地址访问并顺序执行指令
C．堆栈操作D．存储器按内部选择地址
12．在多级存储体系中，“Cache-主存”结构的作用是解决（D）的问题。
A．主存容量不足B．主存与辅存速度不匹配
C．辅存与CPU速度不匹配D．主存与CPU速度不匹配
13．某SRAM芯片,其存储容量为512×8位,除电源和接地端外，该芯片引出线的最小数目应为（D）。
A．23B．25C．50D．19
14．采用DMA方式传送数据时，每传送一个数据就要占用（C）。
A．一个指令周期B．一个机器周期
C．一个存储周期D．一个总线周期
15．中断向量地址是（C）。
A．子程序入口地址
B．中断源服务程序入口地址
C．中断服务程序入口地址
D．中断返回地址
16．某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是（A）。
A．0～1MB．0～1MB
C．0～4MD．0～4MB
17．指令周期是指（C）。
A．CPU从主存取出一条指令的时间B．CPU执行一条指令的时间
C．CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间
18．程序计数器的位数取决于（A）。
A．存储器的容量B．机器字长
C．指令字长D．寄存器字长
19.在微程序控制器中,机器指令与微指令的关系是（B）。
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由三条微指令来执行
C.每一条机器指令由若干条微指令组成的微程序来解释执行
D.若干条机器指令组成的程序可由一个微程序来执行
20.一条机器指令的功能一般对应于（D）中。
A．一段微程序B．一条微指令C．一条微命令D．一个微操作
21．存储单元是指（A）。
A．存放一个字节的所有存储元集合B．存放一个存储字的所有存储元集合
C．存放一个二进制信息位的存储元集合D．存放一条指令的存储元集合
22．存取周期是指（C）。
A．存储器的写入时间
B．存储器进行连续写操作允许的最短间隔时间
C．存储器进行连续读或写操作所允许的最短间隔时间
D．存储器进行连续写操作允许的最长间隔时间
23．某存储器芯片的存储容量为8K×8位,则它的地址线和数据线引脚相加的和为（A）。
A．21B．20C．18D．16
24．主机与I/O设备传送数据时，采用（C），CPU的效率最高。
A．程序查询方式B．中断方式
C．DMA方式D．并行方式
25．周期挪用方式常用于（A）方式的输入/输出中。
A．DMA
B．中断
C．程序传送
D．通道
26．某计算机字长是16位，它的存储容量是64KB,按字编址，它的寻址范围是（）。
A．64KB．32KBC．32KD．64KB
27．运算器由（D）等部件组成。
A．ALU与主存B．ALU、累加器与主存
C．ALU、通用寄存器和主存D．ALU、累加器与通用寄存器
28．CPU响应中断的时间是（C）。
A．中断源提出请求B．取指周期结束
C．执行周期结束D．任何时间都可以
29.从控制存储器中读取一条微指令并执行相应操作的时间叫（B）。
A.CPU周期B.微周期
C.时钟周期D.机器周期
30.同步控制是（C）。
A．只适用于CPU控制的方式B．只适用于外围设备控制方式
C．有统一时序信号控制的方式D．所有指令控制时间都相同的方式
1.分析中断向量地址和入口地址的区别和联系。
2.用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体只读存储器。
试回答：
（1）该存储器的数据线数？
（2）该存储器的地址线数？
（3）共需几片这种存储芯片？
3.什么是总线通信控制？
为什么需要总线通信控制？
4.假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。
（1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？
（2）采用扩展操作码技术，二地址指令最多有几种？
（3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？
5.在什么条件和什么时间，CPU可以响应I/O的中断请求？
6.什么叫刷新？
为什么要刷新？
刷新有几种方法？
7.试分析计算机中采用总线结构有何优点？
8.指令格式结构如下图所示，试分析指令格式及寻址方式特点。
15109540
OP
目标寄存器
源寄存器
9.什么是多重中断？
实现多重中断的必要条件是什么？
10.已知某16位机的主存采用半导体存储器，地址码为18位，若使用8K×8位的SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。
试回答：
（1）若每个模板为32K×16位，共需几个模板？
（2）每个模块内共有多少片RAM芯片？
（3）主存共需多少片RAM芯片？
11.为什么要设置总线判优控制？
常见的集中式总线控制有几种？
12.假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。
（1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？
（2）采用扩展操作码技术，二地址指令最多有几种？
（3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？
1.已知x=-0.0100,y=0.1001,要求用补码运算方法求x-y=?
给出计算过程，指出计算结果是否溢出
2.设机器字长为16位，定点表示，数符1位，尾数15位，问：
（1）定点原码整数表示时，最大正数是多少？
最小负数是多少？
（2）定点原码小数表示时，最大正数是多少？
最小负数是多少？
3.已知：
X=-0.1110，Y=0.1101，用原码一位乘求：
[XY]原=？
4.已知x=-0.1011,y=0.0101,要求用补码运算方法法求x-y=?
给出计算过程，指出计算结果是否溢出
5.设机器字长为32位，定点表示，数符1位，尾数31位，问：
（1）定点原码整数表示时，最大正数是多少？
最小负数是多少？
（2）定点原码小数表示时，最大正数是多少？
最小负数是多少？
6.已知：
x=2010×（0.11011011），y=2100×（-0.10101100），按机器补码浮点运算步骤求：
x+y=?
7.设机器字长为8位（含1位符号位），已知x=-87,y=53,用补码运算规则计算x-y=？
并判断是否溢出。
8.设机器字长为8位，定点表示，数符1位，尾数7位，问：
（1）定点原码整数表示时，最大正数是多少？
最小负数是多少？
（2）定点原码小数表示时，最大正数是多少？
最小负数是多少？
9.已知：
X=-0.1101，Y=0.1011，用原码一位乘求：
[XY]原=？
1.某机有六个中断源，优先顺序按0→1→2→3→4→5，降序排列，若在某用户程序的运行过程中，一次发生了3，2,1级中断请求，画出CPU的程序运行轨迹。
1程序
2程序
3程序
用户程序
t
2.设CPU内部的部件有：
PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。
写出取数指令
LDAX（X为主存地址）在执行阶段所需的全部微操作。
3．设某机主存容量为16MB,Cache的容量为16KB。
每字块有8个字，每个字32位。
设计一个四路组相联映像（即Cache每组内共有4个字块）的Cache组织，要求：
画出主存地址字段中各段的位数。
4.设CPU共有16根地址线，8根数据线，并用
作访存控制信号，用
作读写控制信号。
现有下列存储芯片：
RAM：
1K×4位、4K×8位
ROM：
2K×8位
以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。
要求：
（1）存储芯片地址空间分配为：
A000H～A7FFH为系统程序区；A800H～AFFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
写出每片存储芯片的二进制地址范围。
（3）详细画出存储芯片的片选逻辑。
5.某机有五个中断源L1、L2、L3、L4、L5，按中断响应的优先次序由高向低排序为L1→L2→L3→L4→L5，现要求中断处理次序改为L1→L4→L5→L2→L3，根据下示格式，写出各中断源的屏蔽字。
中断源
屏蔽字
12345
L1
L2
L3
L4
L5
11111
01100
00100
01111
01101
6.设CPU内部的部件有：
PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。
写出加法指令
ADDX（X为主存地址）在执行阶段所需的全部微操作。
7．设某计算机采用直接映像Cache，已知主存容量为4MB，Cache容量4096B,字块长度为8个字（32位/字）。
（1）画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。
（2）设Cache初态为空，若CPU依次从主存第0,1，…，99号单元读出100个字（主存一次读出一个字），并重复按此序读10次，问命中率为多少？
8.设CPU共有16根地址线，8根数据线，并用
作为访存控制信号（低电平有效），用
作读写控制信号，现有下列存储芯片：
RAM：
1K×4位、4K×8位
ROM：
2K×8位、4K×8位
以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。
要求：
（1）主存地址空间分配：
8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑。
9.某机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0→L1→L2→L3→L4，现要求中断处理次序改为L1→L3→L4→L0→L2，根据下示格式，写出各中断源的屏蔽字。
中断源
屏蔽字
01234
L0
L1
L2
L3
L4
10.设CPU内部的部件有：
PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。
写出取指周期的全部微操作。
11．设某机主存容量为16MB,Cache的容量为16KB。
每字块有8个字，每个字32位。
设计一个四路组相联映像（即Cache每组内共有4个字块）的Cache组织，要求：
画出主存地址字段中各段的位数。
12.设CPU共有16根地址线，8根数据线，并用
作访存控制信号，用
作读写控制信号。
现有下列存储芯片：
RAM：
1K×4位、2K×8位、8K×8位、16K×1位、4K×4位
ROM：
2K×8位、8K×8位、32K×8位
以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。
要求：
（1）存储芯片地址空间分配为：
0～8191为系统程序区；8192～32767为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
写出每片存储芯片的二进制地址范围。
（3）详细画出存储芯片的片选逻辑。
升级会员 