PCB Microsoft Word 文档.docx
《PCB Microsoft Word 文档.docx》由会员分享，可在线阅读，更多相关《PCB Microsoft Word 文档.docx（18页珍藏版）》请在冰豆网上搜索。
PCBMicrosoftWord文档
一般规则:
1PCB板上预划分数字、模拟、DAA信号布线区域。
2数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
3高速数字信号走线尽量短。
4敏感模拟信号走线尽量短。
5合理分配电源和地。
6DGND、AGND、实地分开。
7电源及临界信号走线使用宽线。
8数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近等
PCB布线原则
PCB布线原则
连线精简原则
连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。
安全载流原则
铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：
线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。
印制导线最大允许工作电流（导线厚50um，允许温升10℃）
导线宽度（Mil）导线电流（A）
其中:
K为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；
T为最大温升，单位为℃;
A为覆铜线的截面积，单位为mil（不是mm，注意）；
I为允许的最大电流，单位是A。
电磁抗干扰原则
电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双
面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。
一、通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：
1、正确的单点和多点接地
在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。
当信号工作频率大于10MHZ时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。
2、数字地与模拟地分开
若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。
一般数字电路的抗干扰能力比较强，例如TTL电路的噪声容限为0.4~0.6V，CMOS电路的噪声容限为电源电压的0.3~0.45倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。
3、接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。
因此应将地线加粗，使它能通过三倍于印制板上的允许电流。
如有可能，接地线应在2~3mm以上。
4、接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。
因为环形地线可以减小接地电阻，从而减小接地电位差。
二、配置退藕电容
PCB设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：
?
电电源的输入端跨½10~100uf的的电解电容器，如果印制电路板的位置允许，采Ó100uf以以上的电解电容器抗干扰效果会更好¡
���?
原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容，如遇印制板空隙不够，可Ã4~8个个芯片布置一¸1~10uf的的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。
���?
对对于抗噪能力弱、关断时电源变化大的器件，ÈRA、¡ROM存存储器件，应在芯片的电源线和地线之间直接接入退藕电容¡
���?
电电容引线不能太长，尤其是高频旁路电容不能有引线¡
三¡过过孔设¼
在高ËPCB设设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到£
���?
从从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。
例如¶6-10层层的内存模¿PCB设设计来说，选Ó10/20mi（（钻¿焊焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使Ó8/18Mil的的过孔。
在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径µ6倍倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗¡���?
使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡
���?
PCB板板上的信号走线尽量不换层，即尽量不要使用不必要的过孔¡
���?
电电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好¡
���?
在在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。
甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡
四¡降低噪声与电磁干扰的一些经Ñ
能用低速芯片就不用高速的，高速芯片用在关键地方¡
可用串一个电阻的方法，降低控制电路上下沿跳变速率¡
?
尽尽量为继电器等提供某种形式的阻尼，ÈRC设设置电流阻尼¡
?
使使用满足系统要求的最低频率时钟¡
?
时时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地¡
?
用用地线将时钟区圈起来，时钟线尽量短¡
?
石石英晶体下面以及对噪声敏感的器件下面不要走线¡
?
时时钟、总线、片选信号要远ÀI/O线线和接插件¡
?
时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡?
I/O驱驱动电路尽量靠½PCB板板边，让其尽快离¿PC。
。
对进ÈPCB的的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射¡
?
MCU无无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空¡
?
闲闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端¡
?
印印制板尽量使Ó45折折线而不Ó90折折线布线，以减小高频信号对外的发射与耦合¡
?
印印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些¡
?
单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡
?
模模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟¡
?
对¶A/D类类器件，数字部分与模拟部分不要交叉¡
?
元元件引脚尽量短，去藕电容引脚尽量短¡
?
关关键的线要尽量粗，并在两边加上保护地，高速线要短要直¡
?
对对噪声敏感的线不要与大电流，高速开关线并行¡
?
弱弱信号电路，低频电路周围不要形成电流环路¡
?
任任何信号都不要形成环路，如不可避免，让环路区尽量小¡?
每每个集成电路有一个去藕电容。
每个电解电容边上都要加一个小的高频旁路电容¡
?
用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地¡
?
对对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰¡
?
信信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间¡
环境效应原Ô
要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡
安全工作原Ô
要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。
组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超¹500平平方毫米），应局部开窗口以方便腐蚀等。
此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一¸Track到到铜箔，以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时，必须做一个孔盖，以防止焊锡流出等。
经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例È5mil的的线做腐蚀要±8mil难难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：
均匀分布热负载、给零件装散热器，局部或全局强迫风冷。
从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小Ó2c，，而且器件在印制板上的排列方式应遵循一定的规则£
同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集³
电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却Æ
流最下。
在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置£
以便减少这些器件在工作时对其他器件温度的影响。
对温度比较敏感的器件最好安置在温度最低的区域（如设备的µ
部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。
采用合理的器件排列方式，可以有效地降低印制电路的温升。
此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段¡
双面板布线技巧
在电子产品尤其是高频电子产品的EMC设计上，单面和双面PCB系列存在特殊的考虑。
在高速、高技术产品中，单面和双面PCB的应用带来了附加的EMC问题。
这个问题为使用特殊的先进的布线技术带来了困难。
对早期低技术设计来说成本是很重要的问题，使用单面板双面安装PCB常常是理想的选择。
必须注意到RF返回电流回到出发点，是以最佳的，低阻抗的方式来完成的。
应该在信号和电源电压传输中考虑传输线的概念。
在部件的布线过程中，电源及其返回线路必须彼此平行走向。
应该为高风险回路，如时钟以及类似回路，提供专用的回路，以减小环路结构及减小环路辐射和吸收电磁能量。
在双面板中，控制环路面积是关系信号质量和电磁干扰性能的关键。
必须强调，特别是对要求符合电磁兼容性来说，不存在“双面”的PCB，虽然从物理结构上它是存在的。
当分析一个涉及电磁兼容性的双面PCB的性能时，应该注意到对一个典型的PCB来说，其中心材料的厚度按规定为0.062in（1.6mm）。
在装有器件的顶层和接地层或0V电位结构的底层之间的空间常常有作为顶层射频电流返回的镜像层。
实际上，信号走线与镜像层之间的空间距离非常大，以致不能有效地消除磁通量。
当走线和返回面之间缺乏互感时，不能有效地消除净磁通量。
当走线和板之间的距离非常大时，信号走线周围的场分布是很小的。
描述双面PCB的适合方法是把其想象成两个单面PCB。
我们必须使用适合于单面设计的设计规则和技术来设计上层和底层的PCB。
例如，如果走线的宽为0.008in（0.2mm），则离开走线距离0.008in（0.2mm）的位置有场存在。
如果参考层大于0.008in（0.2mm），则不能有效地消磁，同时射频（RF）返回电流将部分地穿过自由空间。
双面板板间距离常常为0.062in（1.6mm），它远大于0.008in（0.2mm）。
单面和双面PCB上的RF电流返回路径是如何实现的呢？
我们必须记住双面PCB必须考虑成两个单面PCB。
下面的例子将说明，要十分圆满地实现这个目的是困难的。
为了允许电流返回，我们必须使用接地走线（保护电路）或0V电位的网格系统。
接地走线或网格系统为RF电流提供了另一个迂回的返回路径。
这个迂回的返回路径允许RF电流以低阻抗方式返回到它的源。
因为不存在完全返回层，它并不是一个最佳的实现方式。
对单面板来说，接地走线是让RF电流返回到它的源的最基本的设计技术，以便控制环路面积，实现EMI抑制。
对单面和双面的PCB来说，任何器件都要有大量的局部滤波和去耦。
用于关键信号线的附加的高频滤波必须直接连在器件上。
接地板没有给我们带来好处，因此必须采用不同的设计技术。
1．单面PCB
对于单面PCB来说，RF返回电流只存在一个概念上的设计技术。
这个技术就是使用接地走线（保护电路），并使其在物理上尽可能靠近在高敏感信号走线旁。
电源和接地返回电路必须彼此平行布线，在两个平行线和可能向配电系统注人开关能量的器件旁安装去耦电容。
当提供网格电源和接地设计方法时，必须注意网格要尽可能多地连接在一起。
如果不使用网格系统，器件产生的射频环路电流，采用任何相关的方法，可能找不到一个低阻抗的RF返回路径，这样加重了任务的难度。
通过把电源和返回路径平行布线，可以产生一个低阻抗小环路面积的传输线结构，这取决于在设计时如何来实现平行走向。
如果走线与0V电位间的距离非常大，走线相对0V参考点能够产生足够的电流环路。
当存在电源和接地网格时，与单面PCB相关的问题集中在如何在器件之间布置走线。
几乎在任何一个应用中，在单面板上完全地划分网格是不可能实现的。
最佳的布线技术就是充分使用接地填充，作为替换的返回路径，来控制环路面积并减小RF返回电流线路的阻抗。
这种接地填充必须在多个地方与0V电位参考点连接。
2．双面PCB
存在两种典型的实现方法来为RF电流提供替代返回路径：
（1）对称排列器件（例存储器阵列）
（2）非对称刘列器件
3．对称排列器件
对电磁兼容性，双层板存在一种基本的实现技术为RF返回电流提供低阻抗路径。
它首先被用于早期的技术，即慢速器件。
这些设计通常由Dual－In－Package（DIP）（双面直插式封装）组成，排成一直行或矩阵排列。
目前，很少有产品还使用这种工艺或技术。
在焊接面布置水平走线，在电路面布置垂直走线是双面板最常用的工艺。
当使用对称排列器件时，这已经变成了设计规范，通常不会被打破。
电源走线布置在顶层（或底层）同时接地走线布置在相对的另一面。
所有的相互连接都使用电镀的通孔连接。
在没有被用于电源接地或信号走线的区域必须用接地填充，这样可以为射频RF电流提供低阻抗接地路径。
概述如下：
（1）用网格在全部环路面积上布置电源线和接地线，每个网格面积不能超过1.5in2（3.8cm2），但更快的边缘时间则要更小的网格。
（2）使电压和电路走线互相垂直，电源在一层上，接地在另一层上。
（3）为所有连接器件和每一个集成电路的电源和接地走线间安装去耦电容器。
当镜像层不存在时，因为网格结构为射频电流提供了公共返回路径，使用电源和接地网格是可行的。
4、非对称排列器件
在许多现代的设计中可以发现非对称排列器件。
这种布线设计常常用于低频模拟系统—小于1kHz，以及几乎所有的低速产品和早期的产品。
（1）在同一个布线层上以辐射方式布置所有的电源走线，使走线长度之和减小。
（2）电源和接地线彼此靠近（平行）布线。
这样可以减少高频开关噪声（进入器件内部）产生的环路电流，以免破坏其它电路或控制信号。
理想情况下，当这些走线必须分开连接到去耦电容器上时，走线分开的距离才允许不大于任何一单独走线的宽度。
信号流应该平行流过这些接地路径。
（3）通过阻止树状的一个支路流到另一支路上，防止环路电流。
经观察，发现在低频时，寄生L和C通常不会像在高频应用时那样引来问题。
在这种情况下，单点接地是可行的。
应注意如下几点。
对高频应用，要控制所有信号走线和返回电流路径的表面阻抗（Z）。
当处在低频应用，取代阻抗控制的重点是考虑布线设计。
通过不把器件连在一起，可以防止产生环路电流。
5、网格接地系统
网格接地系统是减少走线电感的有效方法，并提供射频电流返回路径。
这种网格系统在方案设计中引入，它通常仅用于单面或双面PCB。
当使用多层结构时，网格接地系统不能提供足够的有效控制，面镜像层提供更加有效的磁通量对消。
网格接地系统在PCB上包括水平和垂直接地路径。
网格的大小通常为0.5in（1.27cm），然而更大的尺寸也可接受，这依赖于信号边沿速度和器件布置的复杂程度。
通常可接受的准则是网格尺寸是波长的1／20，它基于网格可能承受的最高频率。
主要目标在于限制走线的电感值，这可通过限制网格间的距离以及使接地网格和互相连接的器件尽可能地“粗大”。
最好的准则是使网格的尺度为在板上任何一个IC（集成电路）间存在一个网格。
当不能实现接地层时，这种尺寸设计可提供一个替代的射频（RF）返回路径。
这种网格可存在于单面板上（即使不是不可能，也极为困难），但它更适合于在双面板上实现。
当使用双面板时，X轴方向走线通常在顶层布线，同时Y轴方向走线布置在底层。
这些走线在跳接层用通孔连在一起。
这种层的跳接可为必要的信号布线和相互连接扩大空间。
PCB板上某一面的接地网格与另一面的接地网格用转接孔连接，这种转接孔要尽可能地多。
返回电容器上的电压叫做接地电压降或接地反弹。
PCB返回结构上两点间的接地压降值越小，则PCB上的辐射越少。
如果网格的尺寸比规定的小，RF返回电流将以更近的镜像返回，且具有更大的互感。
因为不存在直线路径，产生了一个旋绕的环路面积，增加了产生RF的能量。
使用网格接地结构优化PCB的设计和布线时，要在安装器件和布置信号走线之前设计网格结构。
在布线之后实现网格结构是困难的。
这种网格结构不增加产品的单位价格。
对单面和双面板，这种网格结构可能是唯一的抑制杂波的工艺。
关于网格结构的一个普通问题是：
“走线应多宽”？
最佳的答案是：
“尽可能地宽”。
实际上，网格用窄导体制作，困为走线上的阻抗是并联地加在一起的，所以产生了一个低阻抗返回路径。
这个阻抗可能仍高于镜像层情形下的阻抗。
设计唯一要考虑的是保证走线的宽度能够处理0V返回电流（从电压源起，而不是RF返回电流），注意窄走线网格比完全没有网格要好。
[52RD
.
PCB的布线原则介绍
1.一般规则
1.1PCB板上预划分数字、模拟、DAA（dataaccessarrangement，数据存取装置）信号布线区域。
1.2数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
1.3高速数字信号走线尽量短。
1.4敏感模拟信号走线尽量短。
1.5合理分配电源和地。
1.6DGND、AGND、实地.功率驱动地分开。
1.7电源及临界信号走线使用宽线。
1.8数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。
2.元器件放置
2.1在系统电路原理图中：
a）划分数字、模拟、DAA电路及其相关电路；
b）在各个电路中划分数字、模拟、混合数字/模拟元器件；
c）注意各IC芯片电源和信号引脚的定位。
2.2初步划分数字、模拟、DAA电路在PCB板上的布线区域（一般比例2/1/1），数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
Note:
当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
2.3初步划分完毕後，从Connector和Jack开始放置元器件：
a）Connector和Jack周围留出插件的位置；
b）元器件周围留出电源和地走线的空间；
c）Socket周围留出相应插件的位置。
2.4首先放置混合型元器件（如Modem器件、A/D、D/A转换芯片等）：
a）确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
b）将元器件放置在数字和模拟信号布线区域的交界处。
2.5放置所有的模拟器件：
a）放置模拟电路元器件，包括DAA电路；
b）模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；
c）TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；
d）对於串行DTE模块，DTEEIA/TIA-232-E
系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
2.6放置数字元器件及去耦电容：
a）数字元器件集中放置以减少走线长度；
b）在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；
c）对并行总线模块，元器件紧靠
Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
d）对串行DTE模块，接口电路靠近Connector；
e）晶振电路尽量靠近其驱动器件。
2.7各区域的地线，通常用0Ohm电阻或bead在一点或多点相连。
3.信号走线
3.1Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。
Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：
3.2数字信号走线尽量放置在数字信号布线区域内；
模拟信号走线尽量放置在模拟信号布线区域内；
（可预先放置隔离走线加以限定，以防走线布出布线区域）
数字信号走线和模拟信号走线垂直以减小交叉耦合。
3.3使用隔离走线（通常为地）将模拟信号走线限定在模拟信号布线区域。
a）模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；
b）数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。
3.4并行总线接口信号走线线宽>10mil（一般为12-15mil），如/HCS、/HRD、/HWT、/RESET。
3.5模拟信号走线线宽>10mil（一般为12-15mil），如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6所有其它信号走线尽量宽，线宽>5mil（一般为10mil），元器件间走线尽量短（放置器件时应预先考虑）。
3.7旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
3.8通过不同区域的信号线（如典型的低速控制/状态信号）应在一点（首选）或两点通过隔离地线。
如果走线只位於一面，隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
3.9高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。
3.10高频信号走线应减少使用过孔连接。
3.11所有信号走线远离晶振电路。
3.12对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
3.13DAA电路中，穿孔周围（所有层面）留出至少60mil的空间。
3.14清除地线环路，以防意外电流回馈影响电源。
4.电源
4.1确定电源连接关系。
4.2数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间。
在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
4.3对双面板，在用电电路相同层面中，用两边线宽为200mil的电源走线环绕该电路。
（另一面须用数字地做相同处理）
4.4一般地，先布电源走线，再布信号走线。
5.地
5.1双面板中，数字和模拟元器件（除DAA）周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连：
ModemDGND引脚接至数字地区域，AGND引脚接至模拟地区域；数字地区域和模拟地区域用一条直的空隙隔开。
5.2四层板中，使用数字和模拟地区域覆盖数字和模拟元器件（除DAA）；Modem
升级会员 