数字频率计课程设计.docx

数字频率计课程设计.docx

《数字频率计课程设计.docx》由会员分享，可在线阅读，更多相关《数字频率计课程设计.docx（14页珍藏版）》请在冰豆网上搜索。

数字频率计课程设计

纲要

频次计又称为频次计数器，是一种特意对被测信号频次进行丈量的电子丈量仪

器。

其最基本的工作原理为：

当被测信号在特准时间段T内的周期个数为N时，则

被测信号的频次f=N/T。

频次计主要由四个部分构成：

时基（T）电路、输入电路、计数显示电路以及

控制电路。

在一个丈量周期过程中，被测周期信号在输入电路中经过放大、整形、

微分操作以后形成特定周期的窄脉冲，送到主门的一个输入端。

主门的此外一个输

入端为时基电路产生电路产生的闸门脉冲。

在闸门脉冲开启主门的时期，特定周期

的窄脉冲才能经过主门，从而进入计数器进行计数，计数器的显示电路则用来显示

被测信号的频次值，内部控制电路则用来达成各样丈量功能之间的切换并实现丈量

设置。

在传统的电子丈量仪器中，示波器在进行频次丈量时丈量精度较低，偏差较大。

频谱仪能够正确的丈量频次并显示被测信号的频谱，但丈量速度较慢，没法及时快

速的追踪捕获到被测信号频次的变化。

正是因为频次计能够快速正确的捕获到被测

信号频次的变化，所以，频次计拥有特别宽泛的应用范围。

在传统的生产制造公司中，频次计被宽泛的应用在产线的生产测试中。

频次计

能够快速的捕获到晶体振荡器输出频次的变化，用户经过使用频次计能够快速的发

现有故障的晶振产品，保证产质量量。

在计量实验室中，频次计被用来对各样电子丈量设施的当地振荡器进行校准。

在无线通信测试中，频次计既能够被用来对无线通信基站的主时钟进行校准，

还可以够被用来对无线电台的跳频信号和频次调制信号进行剖析。

重点词：

周期；频次；数码管，锁存器，计数器，中规模电路，准时器

1.课程设计目的..............................................................................................................................

2.课程设计频次技术要求............................................................................................................

3．课程设计报告内容.................................................................................................................

设计方案的选定与说明.......................................................................................................

方案设计与论证...................................................................................................................

阐述方案的各部分工作原理................................................................................................

时基电路.................................................................................................................................

逻辑控制电路........................................................................................................................

计数器.....................................................................................................................................

锁存器.....................................................................................................................................

设计方案的图表6

设计原理图............................................................................................................................

元件清单.................................................................................................................................

编写设计说明书......................................................................................................................

设计说明................................................................................................................................

性能技术指标与剖析.........................................................................................................

4、总结.............................................................................................................................................

5、参照书目：

...............................................................................................................................

（1）课程设计目的

（2）

（3）

（4）会运用电子技术课程所学到的理论知识，独立达成设计课题。

（5）学会将单元电路构成系统电路的方法。

熟习中规模集成电路和半导体显示器件的使用方法。

经过查阅手册和文件资料，培育独立剖析和解决实质问题的能力。

培育严肃仔细工作作风和谨慎的科学发展。

课程设计频次技术要求

频次计技术指标：

频次丈量范围：

10～9999Hz

输入电压幅度：

300mV～3V

输入信号波形：

随意周期信号

显示位数：

4位

电源：

220V50Hz

3．课程设计报告内容

设计方案的选定与说明

数字频次计是一种用数字显示的频次丈量仪表，它不单能够丈量正弦信

号、方波信号和尖脉冲信号的频次，并且还可以对其余多种物理量的变化频次

进行丈量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位

时间里经过传递带的产品数目等等，这些物理量的变化状况能够相关传感器

先转变为周期变化的信号，而后用数字频次计丈量单位时间内变化次数，再

用数码显示出来。

方案设计与论证

沟通电信号或脉冲信号的频次是指单位时间内产生的电振动的次数或脉冲

个数。

用数学模型可表示为：

f=

N

t

式中f——频次。

N——电振动次数或脉冲数。

t——产生N次电振动或脉冲所需要的时间。

第一一定把各样被测信号经过放大整形电路，使其成为规矩的数字信号，以便于计数器计数。

实现频次丈量的另一必备环节是时基电路。

所谓时基电

路，就是产生时间标准信号的电路装置。

往常要求精准稳固，所以采纳1MHz

或5MHz石英晶体振荡器做成标准时间信号发生器。

一般计数器则采纳十位计

数器，N进制的计数器也就是N分频器，其N进位信号也可作为N分频信号。

以下图为数字频次计系统原理总框图，被丈量信号经过放大与整形电路传入十进制计数器，变为其所要求的信号，此时数字频次计与被测信号的频次同样，时基电路供给标准时间基准信号，此时利用所获取的基准信号来

触发控制电路，从而获取必定宽度的闸门信号，当1s信号传入时，闸门开

通，被丈量的脉冲信号经过闸门，其计数器开始计数，当1s信号结束时闸门

封闭，停止计数。

依据公式得被测信号的频次f=NHz。

逻

辑

控

制

电

路

数码显示器

译码器

锁存器

计数器

闸门电路

时基电路放大与整形电路VX

图数字频次计系统原理方框图

逻辑控制电路的一个重要的作用是在每次采样后还要封闭主控门和时基信

号输入，使计数器显示的数字逗留一段时间，以便观察和读取数据。

简而言

之，控制电路的任务就是翻开主控门计数，关上主控门显示，而后清零，这个

过程不停重复进行。

控制电路如图所示：

图逻辑控制电路

阐述方案的各部分工作原理

时基电路

为了获取较为稳固的时间基准信号，以便正确的控制主控门的开启时间，其电路见图所示：

VCC

图时基电路

本设计采纳用555准时器构成的多谐振荡器以下图。

接通电源

后，电容被充电，当vC上涨到2VCC时，使vO为低电平，同时放电三极管T导

3

通，此时电容C经过R2和T放电，vC降落。

当vC降落到VCC时，vO翻转为高

3

电平。

电容器C放电所需的时间为

V

当放电结束时，T截止，VCC将经过R1、R2向电容C充电，vC由CC上涨

到2VCC所需的时间为

3

当vC上涨到2VCC时，电路又翻转为低电平。

这样循环往复，于是在电路

3

的输出端就获取一个周期性的矩形波。

其振荡频次为

放大整形电路

为保证丈量精度，在整形电路的输入端加一前置放大器。

对幅值较低的被

测信号经放大后再送入整形器整形。

如图为放大整形电路原理图。

此电路采纳晶体管3DG100与74LS00等构成，此中3DG100为放大器，可对

周期信号进行放大再传入整形器中对信号进行整形。

逻辑控制电路

逻辑控制电路的作用主假如控制主控门的开启和封闭，同时也控制整机逻辑

关系。

本设计采纳74LS123构成逻辑控制电路，先启动脉冲置成1，其余触发器置

成0，而后时基电路传入脉冲，控制电路开始工作。

被测信号经过闸门进入计数电路，于是计数器译码器同时工作，从而记下所测信号频次值。

当控制电路转为其余状态时，闸门封闭，计数器停止工作，数码管连续显示所测频次值。

直到有一次循环，计数器清零，数码管显示消逝，到此为止，频次计达成一次丈量。

脉冲信号可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。

由74LS123的功能得出，当1RD1B1、触发脉冲从1A端输

入时，在触发脉冲的负跳变作用下，输出端1QⅣ和Ⅴ的要求，手动复位开关S

按下时，计数器清零。

逻辑控制电路如图所示：

3逻辑控制电路图3.2.

计数器

为了提升计数速度，可采纳同步计数器。

其特色是计数脉冲作为时钟信号

同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来以前，依据当

前计数器状态，利用逻辑控制电路，准备好适合的条件。

当计数脉冲沿到来

时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不应

变状态。

因为频次计的丈量范围10～9999Hz，所以采纳十进制计数器74LS90，它

不单可用于对脉冲入行计数，还可用于分频；此电路则需分频，N位进制计数

器就是N分频器。

被测信号由闸门开通送入计数器，记录所测信号频次值传入译码显示电路

中，显示器显示测得频次值；待闸门封闭，计数器停止工作；电路则连续工作

进行下次循环，计数器清零，显示器数值消逝，频次计达成一次丈量。

数字频

率计测周期基来源理如图所示

图数字频次计测周期基来源理图

当被测信号的频次较低时，采纳直接测频方法由量程偏差一同的丈量偏差

太大，为了提升测低频时的正确度，应先测周期

TX

，而后计算

fx

1

TX

。

被测信号经过放大整形电路变为方波，加到门控电路产生闸门信号，如

TX10ms，则闸门翻开的时间也为10ms，在此时期内，周期为TS的标准脉冲

经过闸门进入计数器计数。

若TX1s。

则计数器记得的脉冲数

NTX=10000个。

若以毫秒为单位，则显示器上的读数为。

TS

以上剖析可见，频次计测周期的基来源理正好与测频相反，即被测信号用

来控制闸门电路的开通与封闭，标准时基信号作为计数脉冲。

锁存器

锁存器是构成各样时序电路的储存单元电路，其拥有0和1两种稳固状

态，一旦状态被确立，就能自行保持，锁存器是一种脉冲电平敏感的储存单元电路，它们能够在特定输入脉冲电平作用下改变状态。

在确立的时间内计数器的技术结果一定经锁定后才能获取稳固的显示值。

锁存器的作用是经过触发脉冲控制，将丈量的数据存放起来，送入译码显示

器。

锁存器能够采纳一般的8位并行输入存放器。

此电路采纳74LS273锁存器，其作用是将计数器在1s结束时锁记得的数进

行锁存，使显示器上能稳固地显示此时计数器的值。

当1s计数结束时，经过

逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。

采纳两个8位锁存器74LS273能够达成上计数功能。

当时钟脉冲CP的正跳

变到达时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出正直脉冲结束后，不论D为什么值，输出端Q的状态仍保持本来的状态的Q不变。

所以在计数时期内，计数器的输出不会送到译码显示器。

图锁存器芯片

设计方案的图表

设计原理图

依据系统框图，方案论证，设计数字频次计系统原理图以下列图所

示。

在多谐振荡器中，电路从暂稳态过渡带另一个状态，其“触发”信号是由电路内部电容充（放）电供给的，所以无需外面触发脉冲。

暂稳态连续的时间

是脉冲电路的主要参数，它与电路的阻容原件取值相关。

电路中RC电路充、放电过程对相应门输入电平的影响是剖析电路的重点。

图中依据课题要求，电路采纳555准时器构成的多谐振荡器，为获取较为稳固的时间基准信号，用来正确的控制主控门的开启时间。

被测信号第一经过放大整形电路进行整形，使其获取所需的整形信号，晶体振荡器的输出信号经整形和分频器逐级分频后，可获取各样事件基准。

计数器是最常用的时序电路之一，计数器的种类不胜列举，按触发器动作分类，可分为同步计数器和异步计数器；按计数数值增减分类，可分为加计数

器、减计数器和可逆计数器；按编码分类，又可分为二进制码计数器、BCD码技术区、循环码计数器。

此设计采纳十进制计数器进行计数。

经过时基选择开关，将所采纳的时基信号作为控制电路的触发信号（用8

位存放器，实质上就是触发器构成的计数器，它能够循环位移一个1电平，也能够循环位移一个0电平）,再将信号传入逻辑控制电路中，控制电路输出接往主控门，该输出端仅在所选时间基准内保持高电平，使主控门开启，被测信号

在采样时间内经过主控门，进入十进制计数器计数，计数器数值由数字显示器在数字频次计面板上显示出来。

此即为所测信号之频次值。

译码器是组合逻辑电路的一个重要的器件，其能够分为：

变量译码和显示译码两类。

它们的工作原理和剖析设计方法迥然不一样，此中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分宽泛的译码电路。

显示译码器，一般是将一种编码译成十进制码或特定的编码，并经过

显示器件将译码器的状态显示出来。

本设计译码显示器则采纳十进制

74LS48来实现，其作用是把BCD码表示的十进制数变换成能驱动数码管正常显

示的段信号，以获取数字显示。

图数字频次计原理图

元件清单

见下表为元件清单列表

表元件清单

原件序号型号主要参数数目备注

1

555

1

准时器

2

72LS123

2

逻辑控制电路

3

74LS00

2

与非门

4

74LS90

4

10进制计数器

5

74LS273

2

锁存器

6

74LS48

4

译码器

7

8421数码器

4

数码管

8

R

47K

2

电阻

9

R

39K

2

电阻

10

Rext

10K

3

电阻

11

R

1

电阻

12

R

1K

1

电阻

13

R

10Ω

1

电阻

14

RP

100K

1

电位器

15

RP

47K

1

电位器

16

C

μF

2

电解电容

17

C

10μF

1

电解电容

18

C

47μF

1

电解电容

19

C

100μF

1

电解电容

20

C

μF

1

瓷片电容

21

LED

1

二极管

22

S

1

按钮开关

编写设计说明书

设计说明

（1）接通电源后，用双踪示波器（输入耦合方式置DC档）察看时基电路的输出波形，此中t1=1s,t2，不然从头调理时基电路中的R1和R2，使其知足要求，而后，改变示波器的扫描速率旋钮，察看74LS123的脚和脚的波形。

74LS123真值表以下表所示

表74LS123真值表

（2）将4片计数器74LS90的2引脚所有接低电平，锁存器74LS123的引脚都

接时钟脉冲，有各位计数器的引脚加入计数脉冲，检查4位锁存，译码，显示

器的工作能否正常。

（3）有放大电路输入端加入f1KHz，V1V的正弦信号，用示波器察看放

大电路和整形电路的输出波形，应为与被测信号同频次的脉冲波，显示器上的

念书应为1000Hz。

性能技术指标与剖析

1）频次正确度

一般用相对偏差来表示，即

式中1

N

1为量化偏差（即±1个字偏差），是数字仪器所独有的

Tfx

N

N

偏差，当闸门时间

T选定后，fx越低，量化偏差越大；

fc

T

为闸门时间

fc

T

相对偏差，主要由时基电路标准频次的正确度决定，

fc

1

。

fcTfx

（2）频次丈量范围及各电路的测试

在输入电压切合规定要求值时，能正常进行丈量的频次区间称为频次丈量

范围。

频次丈量范围主要由放大整形电路的频次响应决定。

①时基电路测试：

，调理电位器RP，使t1=1s,t2，引脚的输出波形应为电容不停充放电的过程。

②逻辑控制电路的测试：

在通直流时，用示波器测左侧一片74LS123的引脚输出波形，能够察看到不停有脉冲产生：

此外合上控制开关S。

能够察看到数码管为置零状态。

③放大与整形电路的测试：

有放大电路的输入端加正弦小信号，用示波器察看输出端，能够察看到信号幅度被放大，经整形电路后，在输出端能够察看到矩形波信号。

④测试译码显示部分：

频次计的数字显示位数决定了频次计的分辨率。

位数越多，分辨率越高。

在74LS48输入端加入不一样的高低电平组合，察看数码管可否显示相应的

数字，判断译码，显示部分能否能工作正常。

⑤频次测试：

丈量时间是频次计达成一次丈量所需要的时间，包含准备、计数、锁存和复位时间。

先在放大整形电路输出端加一大信号矩形波脉冲，调理频次，察看数码管

可否显示相应的数值，若与实质成必定比率关系则说明时基电路的t1，t2没有调到相应的大小，应小幅度调理电位器RP使得显示正确。

若上述测试正常，说明整形放大电路以上的部分能够正常工作，最后再加

一小信号在放大电路的输入端，察看数码管可否显示相应结果，从而判断整个

数字频次计电路的工作状况。

3）对电路进行分部分测试，能够正确立位出现问题的详细地点，从而保证能够很快地解决。

4、总结

经过一周的学习与设计，我关于数字频次计的构成与功用有了认识与

掌握，并且关于数字频次计的个部分电路有了各设计的方案进行了论证与

设计。

在设计频次计的电经过程中关于逻辑控制电路有了更深一步的认

识，认识并掌握了芯片74LS123的功能与连结，并且关于译码显示器、计

数器与锁存器的工作有了认识与认识。

关于被测信号的办理也比以前的理论掌握的更为正确；在这一周的设计

中，我发现了自己很多的不足，在设计中碰到了一些困难，设计的电路经过测

试其实不可以达到要求的功能，致使设计失败，又从头查找资料进行设计与改正，

而最后终于在为期一周的努力下设计出了切合要求的频次计数器。

经过设计也达到了设计的目的，认识掌握了数字电子技术的知识并应用于

实践。

培育了自己独立达成课题的能力与着手能力，并增强了对待事物谨慎的

态度。

5、参照书目：

1、陈晓文主编.电子线路课程设计.北京：

电子工业第一版社，2004

2、彭容修，《数字电子技术基础》，华中理工大学第一版社，武汉，2000

3、李哲英，《电子技术及其应用基础》（数字部分），高等教育第一版社，北京，

2003