最新数字秒表课程设计最大为99小时59分59秒.docx

最新数字秒表课程设计最大为99小时59分59秒.docx

《最新数字秒表课程设计最大为99小时59分59秒.docx》由会员分享，可在线阅读，更多相关《最新数字秒表课程设计最大为99小时59分59秒.docx（25页珍藏版）》请在冰豆网上搜索。

最新数字秒表课程设计最大为99小时59分59秒

数字秒表课程设计-最大为99小时59分59秒

电子技术课程设计报告

学院（部）：

电气与信息工程学院

专业：

电子信息工程

学生姓名：

***

指导老师：

班级：

学号

2013年12月

前言

数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，下文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。

本设计中数字秒表的最大计时是99小时59分9/10秒，也就是说分辨率是0.1秒，最后计数结果用数码管显示，需要实现清零、启动计时、暂停计时、继续计时等功能。

当计时停止的时候，由开关给出一个清零信号，使得所有显示管全部清零

在本次实验中由六片74LS160构成两个100进制计数器和一个60进制计数器来实现秒表的计数功能。

由于需要比较稳定的信号，我们用555定时器与电阻和电容组成的多谐振荡器或石英晶体多谐振荡器产生100HZ的信号，用六个数码管显示计时，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。

题目摘要关键词设计要求………………………………………………………………………………3

第一章系统概述…………………………………….……………………………………………………………4

第二章单元电路与分析………………………………………………….…………………………………5

2.1秒信号发生器………………………………………………….…………………………………………….……..5

2.1.1选择信号发生器方案………………………………………………….…………………………...5

2.1.2石英晶体多谐振荡器……………………………………………………....……………………….7

2.1.3方案对比与选择…………………………………………………………..…..……………………….9

2.1.4555构成的多谐振荡器仿真图……………………………………….…...……………………9

2.2消抖电路及其原理………………………………………………….……………………………………………10

2.3分、秒、毫秒计数器电路设计..……………..………………………………………..…………………10

2.3.1选择计数器的方案……………………………………………………….………………………..10

2.3.274LS160计数器功能的介绍……………………………….………………………..…………..11

2.3.3计数器最终连线图…………………………………..………………………..……………………..12

2.4译码器……………………………………………………….…………………………………………………………..13

2.4.1译码器的基本原理………..………………………………………………………..………………..13

2.4.274LS48显示译码器管脚图………….………………………………..…………………………..13

2.4.374LS48功能介绍………..…………………………………………………..………………………….13

2.5数码管……………………………………………………………………..............................................15

2.5.1七段数码管工作原理………..…………………………………………………...………………...15

2.5.2七段数码管内部结构介绍….………………………………………………………...……..…..16

2.5.3显示器匹配电路图….……………………………………………………...………………………..17

第三章系统综述……..………………………………………………………………………………………….…18

3.1总电路图……………………………………………………………..…………………………………………..18

第四章结束语……………………………………………………………………………………………………..….19

4.1课程总结……………………………………………………………………………………………………………19

4.2故障分析……………………………………………………………………………………………………………19

参考文献……………………………….……………………..………………..……..……………………………………..20

元件明细表………………….………………………………..………………..……..……………………………………20

鸣谢…………………….…………………………………………………..…………………………………………………….21

收获和体..…………………………………………………………………………………………………………………….21

评语…………………………………………………………………………………………..…………………………………….23

数字式秒表

摘要：

数字式秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。

数字式秒表从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

本次实验所做数字式秒表由信号发生系统和计时系统构成。

由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。

计时系统由计数器、译码器、显示器组成。

计数器由74–160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。

译码器由7447构成，为4-7译码。

显示器由数码管构成。

具体过程为：

由晶体震荡器产生100HZ脉冲信号，传入计数系统，先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“99时“分”、“秒”、”依次在数码管显示出来。

该秒表最大计时值为99时59分59秒9/10，“分”和“99时”为一百进制计数器组成，“秒”为六十进制计数器组成。

关键词:

计时精度计数器显示器

设计要求：

1．秒表最大计时值为99时59分59秒9/10；

2．7位数码管显示，分辨率为0.1秒；

3．具有清零、启动计时、暂停及继续计数等控制功能；

4．控制操作键不超过二个。

第一章系统概述

所为数字式秒表，所以必须有一个数字显示。

按设计要求，须用七段数码管来做显示器。

题目要求最大记数值为99，59，59，那则需要六个数码管。

要求计数分辨率为0.1秒，那么我们需要相应频率的信号发生器。

选择信号发生器时，有两种方案：

一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。

其核心部分使用六个74160计数器采用串联方式构成，这种连接方式简单，使用元器件数量少。

由于555定时器的比较器灵敏度较高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较方便，所以CP脉冲是由555多谐振荡器产生的。

数字式秒表实际上是一个频率（100HZ）进行计数的计数电路。

由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

数字电子钟的总体图如图所示。

由图可见，数字电子钟由以下几部分组成：

555振荡器和分频器组成的秒脉冲发生器；防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等

图1-1原理流程图

第二章单元电路设计与分析

§2.1秒信号发生器

§2.1.1选择信号发生器方案

方案一：

用晶体震荡器，由石英晶体构成的矩形波信号发生器

石英晶体多谐振荡器

图2-1-1石英晶体的电抗频率特性和符号图2-1-2石英晶体多谢振荡器

如图2-1-1所示，给出了石英晶体的符号和电抗的频率特性，把石英晶体与对称式多谐振荡器中的耦合电容串联起来，就组成了如图2-1-2所示的石英晶体多谐振荡器。

由此可见，石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率f0，而与外接电阻，电容无关，如石英晶体固有频率是5MHZ，那么输出的频率也是5MHZ。

其实石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定，具有极高的频率稳定性。

它的频率稳定度（Δfo/fo）可达10-10~10-11，足以满足大多数数字系统对频率稳定度的要求。

在图2-1-2电路中，若取TTL电路7404用作G1和G2两个反相器，Rf=1kΩ，C=0.05μF，则其工作效率可达几十兆赫。

●74LS90计数器

74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器、一个五进制计数器和一个十进制计数器构成。

其引脚排列图1.2（a）和功能表1.2（b）如下所示:

R01R02R91R92

QDQCQBQA

110X

11X0

XX11

0000

0000

1001

X0X0

0X0X

0XX0

X00X

计数

图2-1-374LS90D的引脚排列图

74LS90功能：

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R01（2管脚）、R02（6管脚）对计数器清零，借助R91（6管脚）、R92（7管脚）将计数器置9。

其具体功详述如下：

（1）计数脉冲从INA输入，QA作为输出端，为二进制计数器（或二分频器）。

（2）计数脉冲从INB输入，QD作为输出端，为异步五进制加法计数器（或五分频器）。

（3）若将INB和QA相连，计数脉冲由INA输入，QD作为输出端，则构成十进制加法计数器（或十分频器）。

（4）清零、置9功能。

a）异步清零

当R01、R02均为“1”；R91、R92中有“0”时，实现异步清零功能，即QDQCQBQA=0000。

b）置9功能

当R91、R92均为“1”；R01、R01中有“0”时，实现置9功能，即QDQCQBQA=1001。

本设计采用的是74LS90的五分频和十进制计数功能。

其中，74LS90

（1）~74LS90（4）是对5MHz的脉冲信号进行十分频，得到500HZ的频率，再经过74LS90（5）实现五分频，实现输入为100HZ（0.01s）。

§2.1

.2石英晶体多谐振荡器

图2-1-4石英晶体多谐振荡器

工作原理：

当信号源工作时，由石英晶体（固有频率为5MHZ）多谐振荡器输出5MHZ的频率。

首先，经过四个分频器74LS90四次十分频之后，得到500HZ的频率，最后，再经过74LS90一次五分频，就得到了最终的100HZ的信号源。

方案二：

用集成电路555定时器与电阻和电容组成的多谐振荡器

555定时器的功能

555定时器组成及工作原理如下：

图2-1-5555定时器电路结构图

如图2-1-5是555定时器电路结构的简化原理图和引脚标识。

由电路原理图可见，该集成电路由下述几部分组成：

串联电阻分压电路、电压比较器C1和C2、基本RS触发器、放电三极管T以及缓冲器G组成。

（注释：

编号555的内涵是因该集成电路的基准电压是由三个5kΩ电阻分压组成）

定时器的功能主要取决于比较器，比较器C1和C2的输出控制着RS触发器和放电三极管T的状态，RD为复位端。

当RD=0时，输出U0=0,T管饱和导通。

此时其他输入端状态对电路清零0状态无影响。

正常工作时，应将RD接高电平。

当控制电压输入端5脚悬空时，比较器C1、C2的基准电压分别是2Ucc/3和Ucc/3。

如果5脚Uic外接固定电压，则比较器C1、C2的基准电压为Uic和Uic/2。

由图1中可知，若5脚悬空，当Ui6<2Ucc/3,Ui2

当Ui6<2Ucc/3,Ui2>Ucc/3时，比较器C1和C2输出均为高电平，即R=1,S=1.。

RS触发器维持原状态，使Uo输出保持不变。

当Ui6>2Ucc/3，Ui2>Ucc/3时，比较器C1输出低电平，比较器C2输出高电平，即R=0，S=1，基本RS触发器置0，放电三极管T导通，输出Uo=0。

当Ui6>2Ucc/3，Ui2

这种状况对于基本RS触发器属于禁止输入状态。

综上分析，可得555定时器功能表如下表2-1-1所示：

表2-1-1

输入

输出

RD

Ui6

Ui2

Uo

T状态

0

X

X

0

导通

1

>2Ucc/3

>Ucc/3

0

导通

1

<2Ucc/3

>Ucc/3

不变

不变

1

<2Ucc/3

1

截止

●555构成的多谐振荡器

当接通电源Ucc后，电容C上的初始电压为0，比较器C1、C2输出为1和0，使Uo=1,使放电管T截止，电源通过R1、R2向C冲电。

Uc上升至2Ucc/3时，RS触发器被复位，使Uo=0,T导通，电容C通过R2到地放电，Uc开始下降，当Uc降到Ucc/3时，输出Uo又翻回到1状态，放电管T截止，电容C又开始充电。

如此周而复始，就可在3脚输出矩形波信号。

图2-1-6555构成的多谐振荡器电路图

图2-1-7555多谐振荡器工作波形

§2.1.3方案对比与选择

在仿真过程中，由于软件问题，晶体振荡器无法输出波形，所以虽然其频率稳定性很高，但其工作时，还需再加分频器，分频后的精确度很难调试，而总体来说555定时器的比较器灵敏度较高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较方便，所以最终只好选择由555多谐振荡器产生本课程设计所需的CP脉冲。

§2.1.4555多谐振荡器仿真图

根据设计要求，我们需要产生一个频率为100HZ的信号，由于f=1/T,带入可以算出R1=R1=4.8KΩ,在仿真软件上仿真的时候我们可以设置电阻为4.7KΩ，加上一个1KΩ的电位器来调节脉冲信号的精确度。

我们就可以得到一个频率为100HZ的脉冲了

图2-1-8555构成多谐振荡器仿真图

§2.2消抖电路及其原理

图2-2-1防抖开关图

消抖原理：

具有锁存功能所致，由两个集成与非门元件构成。

接在机械开关K的后面，防止开关K在打开和闭合时一些假信号串入逻辑电路。

§2.3分、秒、毫秒计数器电路设计

§2.3.1选择计数器的方案

这里我们选择用计数器74LS160芯片，通过乘数法或反馈置数法构成100进制和60进制计数器。

经方案论证，本课程计数器选择方案如下：

●100进制计数器

乘数法：

将两片74LS160计数器直接级联则可得到100进制计数器。

其电路连接如图2-3-3

图2-3-3

●60进制计数器

乘数法：

将一片74LS160设置成六进制计数器，再将其与一片74LS160级联，即可得到一个60进制计数器。

其电路连接如图N-N

图2-3-4

74LS160是十进制计数器，设计一百进制计数器只需将两片74LS160级联即可，而74LS161是十六进制计数器，其一百进制计数器的连接相对而言较复杂。

对于六十进制计数器，从电路图中我们同样可以知道74LS160的连接比74LS161的连接简单，相对而言所需的元器件也少。

综上，我们选择选择了用74LS160计数器。

§2.3.274LS160计数器的功能介绍

计数进74LS160D的引脚如右图2-3-5所示，从图中可以看到

74LS160D共有16个引脚吗，其中有Cp脉冲输入引脚clk（下降

沿有效），LOAD为预置数控制端（低电平有效），CLR为异步清

图2-3-5

零端（低电平有效），A、B、C、D为预置数输入端，ENP和ENT是计数使能端（高电平有效），RCO是进位输出端，QD、QC、QB、QA分别是计数输出位，其工作原理图如图2-3-6所示.

1）异步清零：

当CLR端输入为低电

平时候，其它输入端不管输入什么

值，计数器将直接被清零，也就是

说输出的QD、QC、QB、QA为0000.

2）同步预置数：

当CLR端输入高

电平，LOAD端输入低电平时，且

有Cp脉冲下降沿作用时，完成将

输入端DCBA的数据置入计数器操

作，使QDQCQBQA=DCBA.由于这个操

作需要CP下降沿同步，所以称为

同步预置数。

图2-3-674LS160计数器工作原理图

3）保持：

当LOAD、CLR均输入高电平时，如果ENP*ENT=0，此时计数器保持输入原状态不变，不管有没有CP脉冲作用。

不过当ENT=0时，进位输出RCO=0。

4）计数：

当CLR=LOAD=1，ENP=ENT=1时，74LS160D处于计数状态，对CP脉冲下降沿进行四位二进制加计数。

§2.3.3计数器最终连线图

一百进制和六十进制计数器之间、六十进制和一百进制之间的接法如下图2-3-7所示

图2-3-7

§2.4译码部分

§2.4.1译码器的基本原理

译码部分最主要的组成器件就是译码器了，译码器是将输入的二进制码转变为特定信

输出的电路，译码是编码的逆过程。

译码器也是一种多输出的组合逻辑电路。

从原理上将，它是把N个输入变量变换为它所对应的M个输出状态。

每输入一组二进制代码，在M个输出状态中最多有一个为“1”（其余为“0”）或者有一个为“0”（其余为“1”）。

一次译码器中和输入二进制代码对应有输出信号的那条线显示有特定信号（和其他输出线不同）。

例如，当输入某一单元地址码，译码器就将这组代码译出一个特定的信号（比如为“0”），送到要找的单元（往往送到单元的使能端），接着才能更换（写入）或取出（读出）单元中的内容，进行算术或逻辑运算。

译码器的输入端数n和输出端数m有如下关系：

2n

m，2n=m时，称为全译码；当2n>m时,称为部分译码。

§2.4.274LS48显示译码器管脚图

74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。

其管脚功能如图2-4-1所示。

图2-4-174LS48管脚图

§2.4.374LS48功能介绍

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，74LS48还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

其功能表如下表2-4-1

表2-4-1

74ls48引脚功能表—七段译码驱动器功能表

十进数

或功能

输入

BI/RBO

输出

备注

LT

RBI

DCBA

a

b

c

d

e

f

g

0

H

H

0000

H

1

1

1

1

1

1

0

1

1

H

x

0001

H

0

1

1

0

0

0

0

2

H

x

0010

H

1

1

0

1

1

0

1

3

H

x

0011

H

1

1

1

1

0

0

1

4

H

x

0100

H

0

1

1

0

0

1

1

5

H

x

0101

H

1

0

1

1

0

1

1

6

H

x

0110

H

0

0

1

1

1

1

1

7

H

x

0111

H

1

1

1

0

0

0

0

8

H

x

1000

H

1

1

1

1

1

1

1

9

H

x

1001

H

1

1

1

0

0

1

1

10

H

x

1010

H

0

0

0

1

1

0

1

11

H

x

1011

H

0

0

1

1

0

0

1

12

H

x

1100

H

0

1

0

0

0

1

1

13

H

x

1101

H

1

0

0

1

0

1

1

14

H

x

1110

H

0

0

0

1

1

1

1

15

H

x

1111

H

0

0

0

0

0

0

0

BI

x

x

xxxx

L

0

0

0

0

0

0

0

2

RBI

H

L

0000

L

0

0

0

0

0

0

0

3

LT

L

x

xxxx

H

1

1

1

1

1

1

1

4

由74LS48真值表可获知74LS48所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经74LS48译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。

除DCBA=0000外，RBI也可以接低电平，见表2-4-1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表2-4-1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。

该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT=0）

此时BI/RBO端作为输出端，端输入低电平信号时，表2-4-1最后一行，以及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。

该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT端输入高电平信号，RBI端输入低电平信号，若此时DCBA=0000，表2-4-1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。

DCBA≠0，则对显示无影响。

该功能主要用于多个7段显示器同时显示时熄灭高位的零

§2.5数码管

§2.5.1七段数码管工作原理

在这个部分我们用七段数码管（LED）来显示结果，七段数码管有七个发光段，即a.b.c.d.e.f.g，根据设计要求的需要，我们使用了四个无小数点显示和两个有小数点显示的数码管。

它们分别如图2-5-1和2-5-2。

图2-5-1图2-5-2

数码显示与发光段之间的对应关系如下表2-5-1所示。

表2-5-1

BCD码

显示数码

发光管

BCD码

显示数码

发光管

0000

Abcdef

0101

acdfg

0001

bc

0110

cdefg

0010

Abdeg

0111

Abc

0011

Abcdg

1000

Abcdefg

0100

bcfg

1001