图解半导体制程概论.docx

图解半导体制程概论.docx

《图解半导体制程概论.docx》由会员分享，可在线阅读，更多相关《图解半导体制程概论.docx（19页珍藏版）》请在冰豆网上搜索。

图解半导体制程概论

图解半导体制程概论

————————————————————————————————作者：

————————————————————————————————日期：

图解半导体制程概论〔1〕

电子技术资料  2007-０8-1４　2０:

5０  阅读1１55   评论6 

字号:

大大 　中中 小小

                                                             第一章 半导体导论

█ 半导体的物理特性及电气特性

【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到以下的因素而变化。

如：

杂质的添加·温度

光的照射·原子结合的缺陷　

1.

 █ 半导体的材料　

硅〔Si）与锗（Ge〕为众所周知的半导体材料.这些无素属于元素周期素中的第IＶ族,其最外壳（最外层的轨道）具有四个电子.半导体除以硅与锗的单一元素构成之处，也广泛使用两种以上之元素的化合物半导体.

●硅、锗半导体

（Ｓi、GeSemｉconductor）

单结晶的硅、其各个原子与所邻接的原子共价电子〔共有结合、共有化〕且排列得井井有条。

利用如此的单结晶，就可产生微观性的量子力学效果,而构成半导体器件。

●化合物半导体　

（CoｍpoundSemｉconｄuctor）

除硅（Sｉ）之外,第IIＩ族与第Ｖ族的元素化合物，或者与第IV族元素组成的化合物也可用于半导体材料。

例如，GaAs〔砷化镓〕、　Ｇaｐ（磷化砷）、AｌGaＡs（砷化镓铝〕、 GａＮ〔氮化镓〕SiC〔碳化硅〕SiGe〔锗化硅〕等均是由２个以上元素所构成的半导体。

█ 本征半导体与自由电子及空穴

我们将第IV族〔最外层轨道有四个电子〕的元素（Sｉ、Ge等）,以及和第IV族等价的化合物〔ＧaAs、GaN等〕，且掺杂极少杂质的半导体的结晶，称之为本征半导体〔intｒinsicsemｉconductor）。

●本征半导体（intrinｓicsemiconｄｕctor）

当温度十分低的时候，在其原子的最外侧的轨道上的电子（束缚电子〔bounｄ　electrons）用于结合所邻接的原子，因此在本征半导体内几乎没有自由载子,所以本征半导体具有高电阻比。

●自由电子（ｆｒeeｅlecｔrons）

 束缚电子假设以热或光加以激发时就成为自由电子，其可在结晶内自由移动。

●空穴〔ｈoｌe〕

在束缚电子成为自由电子后而缺少电子的地方，就有电子从邻接的Sｉ原子移动过来,同时在邻接的Si原子新发生缺少电子的地方,就会有电子从其所邻接的Si原子移动过来。

在这种情况下,其与自由电子相异，即以逐次移动在一个邻接原子间。

缺少电子地方的移动，刚好同肯有正电荷的粒子以反方向作移动的动作，并且产生具有正电荷载子〔空穴〕的效力。

█添加掺杂物质的逆流地导体与电子及空穴

 将第Ｖ族的元素（最外层的轨道有五个电子〕添加在第IＶ族的元素的结晶,即会形成1个自由电子且成为N型半导体。

将第Ⅲ族的元素（最外层的轨道有三个电子〕添加在第IＶ族的元素的结晶,即会产生缺少一个电子的地方且成为Ｐ型半导体。

 ●N型半导体〔ＮtｙｐeSｅmiｃoｎdｕctｏr）

  N型半导体中，自由电子电成为电流的主流（多数载了〕,并将产生自由电子的原子，称为“施体〔ｄonｏr〕“。

施体将带正电而成为固定电荷。

不过也会存在极少的空穴（少数载子）。

 作为N型掺杂物质使用的元素有：

P磷;As砷；ｓb锑

●P型半导体（PtyｐeSemiｃonductoｒ）

在P型半导体中,空穴成为电流的主流〔多数载子〕，并将产生空穴的原子,称为“受体（ａccｅｐtｏr〕〞。

受体将带负电而成为固定电荷。

不过也会存在极少的自由电子（少数载子〕。

作为Ｐ型掺杂物质使用的元素有:

Ｂ硼;in锌

 █ 漂移电流及扩散电流

流动于半导体体中的电流有两种:

漂移电流与扩散电流。

ＭOＳ型半导体中漂移电流起着很重要的作用，而双极型半导体中扩散电流的作用很重要。

 ●漂移电流（drifｔｃurｒent〕 

与电阻体（哭〕一样，由于外加电压所产生的电场,因电子和空穴的电性相吸引而流动所产生的电流。

场效应管（FET）内流动的电流称为漂移电流。

 ●扩散电流〔diｆfusion　cuｒrent〕

将P型半导体与N型半导体接合且加电压。

如电子从N型半导体注入到P型半导体，而空穴从P型半导体注入到Ｎ型半导体,即电子和空穴因热运动而平均地从密度浓密的注入处移动到密度稀薄的地方。

以这样的构造所流动的电流称为扩散电流。

在双极性〔双载子〕晶体管或PN接合二极管,扩散电流为主体。

     █PN接合和势垒

在接合前,由于P型半导体存在与受体〔负离子化原子〕同数的空穴,而N型半导体存在与施体〔正离子化原子）同数的电子，并在电性上成为电中性。

将这样的P型半导体和N型半导体接合就会产生势垒。

●接合前为中性状态接合前，在P型半导体存在着与受体（负离子化原子）同数的空穴，而N型半导体即存在着与施〔正离子化原子）同数的电子,并在电性上成为电中性。

●空乏层与势垒（depletｉonlayｅr＆potentｉalｂaｒｒiｅr〕

 将P型与N型半导体接合时，由于Ｐ型与N型范围的空穴及电子就相互开场向对方散。

因此在接合处附近,电子和空穴再接合后就仅剩下不能移动的受体与施体。

该层称为“空乏层〞。

由于该空乏层会在PN接合部会产生能差，故将该能差称为“势垒〞。

█　ＰＮ接合面的电压及电流特性　

如外加电压到ＰN接合处,使电流按照外加电压的方向（正负极）流通或不流通。

这是二极管根本特性。

●外加正相电压到PN接合面

从外部在减弱扩散电位的方向（正极在P型而负极在N型〕外加电压时,ＰN接合面的势垒就被破坏了,空穴流从Ｐ型半导体注入N型半导体，电子流那么从N型半导体注入P型半导体，而扩散电流得以继续流动。

电流流动的方向就称为“正向〞。

●外加反向电压到PN接合面

另一方面,从外部所外加的电压的极性与上述相反〔负极为Ｐ型而正极为Ｎ型〕，在接合面使势垒变成需要再加上外部电位ＶR,其结果使空乏层的宽度更扩大。

在这种情况下,反向电流几乎不会流通，我们将这个方向称为[反向]〔inverｓe）

█ＭOS（金属氧化物半导体〕构造

在M〔金属）-O（氧化物〕-S〔半导体〕的三明治型构造的半导体与金属电极间外加电压,就能使氧化层下的半导体外表的极性加以反转。

●给MOS三明治型构造上外加电压

在MOS三明治型构造上,金属电极相对于P型半导体的情况下,外加正电压，对N型半导体外加负电压,就会形成与ＰN接合面一样的现象,也就是最初在氧化膜下会产生空乏层〔dｅpleｔionlaｙer）。

●反转层（rｅverｓion　layer）

针对投送化膜下为P型半导体的情况,如果再提高电压,就会累积电子，假设是N型半导体那么会累积空穴,我们称此层为“反转层〞。

MOS型场效应管就是利用这个层,作为一个切换开关。

这是因为改变外加电压，就可使此电路产生切换的转换（开关）功用。

█ 掺杂物质的选择性扩散

如果用不纯物的原子置换结晶中的硅〔４价）原子的一局部,即能制造P型〔3价的掺杂元素:

注入硼等〕，或者Ｎ型（５价的掺杂元素：

注入磷等〕半导体。

注入掺杂有以下方法：

 1、热扩散法〔TｈermaｌDifｆusｉonMetｈod）　

 使用气体或固体作为杂质扩散源,并将单结晶基板〔晶圆）放入扩散炉中加热（约１000℃），杂质就因扩散而掺入到硅结晶中。

P型掺杂物使用硼，而N型掺杂物为磷、砷等。

单结晶中的掺杂物浓度或浓度分布可由增减温度、时间、气体流量来加以控制。

 2、离子注入法〔Ion-iｎｊectioｎ　Mｅthod） 　

 将气体状的不纯物加以离子化，且用质量分析器将所注入的元素加以别离，并用电场作加速而打入半导体基板。

假设使用该注入方法，就能将不纯物浓度做精细控制,注入到目标位置和深度。

但如果单是注入不纯物,仍无法显现P型、N型的性质，还必须有后续烧钝〔退火）来将晶格中的硅原子加以置换为掺杂物原子的过程。

通过扩散来改变半导体的极性时，必须将浓度提升为比原来素材的不纯物浓度高，而且应使不纯物扩散。

在扩散工程中只能操作增加浓度的方向。

３、气相成长法（epｉtaxｉalgrowthｍetｈｏd）

这种方法如同在结晶基板接枝那样,使结晶成长的气相成长法〔ｖaｐorphase　ｇrowｔhmethod〕。

将晶圆在反响容器内加温至高温（约１２００℃〕并将掺杂物气体与硅烷气体〔SiＨ4〕、氢混合,流通适量，就能在结昌基板上长成具有目的性极性和不纯物浓度的单结晶，且能做成比基板不纯物浓度更低的层或极性相反的层。

 █ 　氧化膜（SiO２〕 

在半导体器件的制造上，氧化膜具有极为重要的作用。

其被利用为MOＳ晶体管的栅极氧化膜、PN接合部的保护膜、那时质扩散的光罩。

制造氧化膜的代表例有：

热氧化法及气相成长法〔CVD法）。

 ● 热氧化法（TherｍaｌOｘｉdeMeｔｈｏd） 

 将硅晶圆的外表用高温氧气或水蒸气氧化加以氧化生成。

由于可形成细密的氧化膜，因此被用于MOS晶体管的栅极氧化层、钝化层（paｓｓivatioｎfilm，ｏrpａssｉｖａtiｏｎ　ｌayｅr〕。

用氧化所形成的膜厚度可由温度、时间、或者水蒸气的流量加以控制。

● 气相成长法〔CVＤ法）〔ＣVＤ:

ChｅmiｃalVapｏr　Depoｓitioｎ，化学气相沉积〕

这是在高温的反响炉内帽硅烷气体沉积在晶圆外表的方法,这包括常压CＶD法〔1大气压）与低压CＶＤ法等。

主要用途在于形成配线层间的绝缘膜,保护芯片外表的钝化作用膜等。

这种气体也可用的复晶硅栅极等的形成中。

█ 制作Si单结晶 

半导体器件需要Si纯度、结晶瑕疵少的单结晶，单结晶硅的制造方法有CZ法（齐克劳斯基法）及FZ法〔悬浮区熔法〕。

利用多结晶Si材料制作单结晶Ｓi材料时需要添加杂质，在基板上形成P型、N型的极性。

●CZ法（Cｚochｒaｌskimｅｔhｏd〕将不纯物体添加在超高纯度的多结晶硅基板，且在加热炉中溶解，并将晶种一面旋转且一面慢慢的加以提升,即会成长为棒状的单结晶晶锭。

通过加减掺那时物质种类或添加量,即可控制半导体的极性与电阻比。

●FＺ法〔FｌoａｔingZonｅmｅｔhoｄ〕

在加有添加化合物的气体的惰性气体的容器内将棒状的多结晶硅加以固定，再连接种子结晶、且从该局部按照环状的高频加热线圈、一面将硅溶解为带状并一面将线圈移动至上方,面制作单结晶晶锭。

想制造高耐压功率晶体管或晶闸管等高电阻比的单结晶时，也有以中子束照射高纯度的ＦZ单结晶，且将一局部的硅变换为磷而制造Ｎ型半导体的制法。

█ 半导体器件的制造法 

 半导体器件（晶体管或ＩC）是经过以下步骤制造出来的。

１）从Sｉ单结晶晶柱制造出晶圆的制程；2〕前道制程:

在晶圆上形成半导体芯片的制程；3〕后道制程将半导体芯片封装为ＩＣ的制程。

 一、【Si晶圆的制造工程】 :

从圆柱形的硅单结晶晶柱切出圆盘状的晶圆，并将其外表磨光，如同镜面一样。

 ●第一步、从硅单结晶晶柱切出晶圆状的晶圆（切成薄片：

Slｉcｉng〕 

将圆柱状的Ｓi单结晶晶柱贴在支撑台上,再使带有钻石粒的内圆周刀刃旋转，就可切出圆盘状的晶圆。

●第二步、Si晶圆的外表抛光〔研磨-精磨:

Pｏliｓhing）

如果想制造缺陷少的器件,需要将Ｓi晶圆外表冒用机械或化学方法加以抛光成镜面,以去除外表的缺陷层。

二、【前道制程】:

反复进展黄光微影、蚀刻及杂质扩散的工程，以制造半导体芯片。

第一步、气相成长

在完成镜面研磨的晶圆外表（单结晶硅基板）形成气相沉积层。

第二步、选择性的掺杂物扩散

运用类似照相技术的微影方法,且为了选择性地扩散掺杂物质，而在局部区域制造想要的极性与杂质浓度。

通过重复这个过程制造所需求的半导体可器件。

第三步、蒸镀电极金属

将铝、铜等蒸镀在晶圆外表形成电极及配线。

三、【后道制程】:

这是从晶圆切割芯片,并乘载在导线架上,再用电线与引线连接,然后用塑膜树脂包装IC芯片，并进展测试且去除不良品的工程。

第一步、切片（ｄiciｎg）　

 将制造在晶圆上的半导体器件,以且有钻石刀刃的切割刀将晶圆切割为各个芯片。

第二步、芯片安装〔chipmount〕及金属连接〔bｏｎdiｎｇ）　

将芯片装置安装在导线架上。

接着，用金线、铝线等将芯片的电极与引线连接。

第三步、封装〔ｐａckaging）

为了增加机械强度，用环氧树脂等将结合线、半导体芯片等封装起来。

第四步、测试筛检　

最后用测试仪表测定并判断其电气特性,并去除不良品