计算机组成原理复习题答案 1解读.docx

计算机组成原理复习题答案 1解读.docx

《计算机组成原理复习题答案 1解读.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习题答案 1解读.docx（10页珍藏版）》请在冰豆网上搜索。

计算机组成原理复习题答案1解读

计算机组成原理坑爹复习题（仅供参考）

一、选择题（说明，这里的答案选项是上课老师那套复习题的答案，后面的是选项内容，括号内容是考点）

1、指令周期是指___C___。

ACPU从主存取出一条指令的时间；

BCPU执行一条指令的时间；

CCPU从主存取出一条指令加上CPU执行这条指令的时间；

D时钟周期时间；

2、DSS型

3、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为___D___。

A8，512B512，8C18，8D19，8

4、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为___D___。

A64，16B16，64C64，8D16，16。

5、描述PCI总线中基本概念不正确的句子是__C____。

AHOST总线不仅连接主存，还可以连接多个CPU

BPCI总线体系中有三种桥，它们都是PCI设备

C以桥连接实现的PCI总线结构不允许许多条总线并行工作

D桥的作用可使所有的存取都按CPU的需要出现在总线上

（5）描述PCI总线中基本概念正确的句子是__C____。

A.PCI总线是一个与处理器无关的高速外围总线

B.PCI总线的基本传输机制是猝发式传送

C.PCI设备一定是主设备

D.系统中只允许有一条PCI总线

6、B-45（补码）

7、B存储一个机器字的所有存储元集合

8、以下叙述中正确描述的句子是：

___A___。

A同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作

9、寄存器间接寻址方式中，操作数处在___B___。

A.通用寄存器B.主存单元C.程序计数器D.堆栈

10、如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数___C___。

A1.11000B0.01110C1.00010D0.01010

11、CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为__B___。

A512KBB1MBC256KBD2MB

12、计算机的外围设备是指___D___。

A输入/输出设备B外存储器

C远程通信设备D除了CPU和内存以外的其它设备

13、Dcache、主存贮器和外存贮器

14、下列数中最大的数是___A___。

A.（10011001）2B.（227）8C.（98）16D.（152）10

15、为确定下一条微指令的地址，通常采用断定方式，其基本思想是___C___。

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址

16、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是__B____。

A4MBB2MBC2MD1M

17、A解决cache和cpu匹配速度

18、5000波特率

19、主存单元

20、B．独立请求方式A.菊花链方式C.电路故障（一共三个空的选项）

21、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为___A___。

A.EA=（X）+DB.EA=（X）+（D）C.EA=（（X）+D）D.EA=（（X）+（D））

22、中断向量地址是：

___B___。

A子程序入口地址

B中断服务例行程序入口地址

C中断服务例行程序入口地址的指示器

D中断返回地址

23、在虚拟存贮器中，当程序正在执行时，由___D___完成地址映射。

A程序员B编译器C装入程序D操作系统

24、ARISC主要目标减少操作数

25、__D___表示法主要用于表示浮点数中的阶码。

A.原码B.补码C.反码D.移码

二、填空题（字母表示空格，例如A是第一个空格）

1、计算机系统中的存储器分为A内存和B外存在CPU执行程序时必须将指令存放在C内存

2、总线仲裁部件通过采用A集中式策略或B分布式策略，选择其中一个总设备作为总线的下一次主方，接管C总线

3、*****执行的标准总线追求与A结构BCPU（B指第二个空格）C技术无关的开发标准。

4、Cache是一种A高速缓冲存储器，是为了解决CPU和主存之间B速度不匹配而采用的一项重要硬件技术，C指令cache与数据cache分设体系。

5、计算机系统中，下列部件都能存储信息①主存②CPU③cache④磁带⑤磁盘，按照CPU存取速度排列，由快到慢依次为A②CPU③cache①主存⑤磁盘④磁带，内存包括B①③属于外存的是C④⑤

6、一般来讲，取指令周期中从内存读取的信息流是A指令流，一定送往B指令寄存器，在执行周期中，从内存读出的信息流逝C数据流

7、一个较完善的指令系统应包括A数据类指令，B算术类指令，C逻辑类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。

8、PCI是一个与处理器无关的A高速外围总线它采用B同步时序协议，和C集中式仲裁策略。

9、根据操作数所在位置，操作数在寄存器中，为A寄存器寻址方式，操作数地址在寄存器，为B间接寻址方式，操作数在指令中，为C立即寻址方式。

10、计算机硬件包括A存储器，B控制器，C运算器，适配器，输入/输出设备。

11、存储器的技术指标是A容量，B存取时间，C存取周期和存储器带宽。

12、用16KX8位EPROM芯片组成128KX32位的只读存储器，则数据寄存器A32位，地址寄存器B17位，共有EPROM芯片C32个。

三、简答题

1、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

2、什么是指令周期？

什么是机器周期？

什么是时钟周期？

三者之间的关系如何？

答：

指令周期：

取出一条指令并且执行这条指令的时间；

机器周期：

又称cpu周期，cpu一次访问内存的时间，通常用内存中读取一个指令字的最短时间来规定CPU周期

时钟周期：

处理操作的最基本单位。

（CPU的主频）

指令周期、机器周期和时钟周期之间的关系：

指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。

3、PCI总线中，三种桥的名称是什么？

桥的功能是什么？

4、在寄存器-寄存器型，寄存器-存储器型，和存储器-存储器型，三类指令中，哪类指令的执行时间最长？

哪类指令的执行时间最短？

依据是什么？

答：

存储器-存储器型时间最长，寄存器-寄存器型时间最短，因为前者要两次访问内存，而后者不用访问内存！

5、简述cache的基本原理。

Cache的基本原理

1.CPU与Cache之间的数据交换是以字为单位而Cache与主存之间的数据交换是以块为单位。

一个块由通常若干定长的字组成。

2.因此Cache的基本原理是当CPU要读取主存中一个字时总是将存放该字的内存地址同时发给Cache和主存。

此时Cache控制逻辑立即依据地址判断该字当前是否已在Cache中

若是将此字立即传送给CPUCPU无需再访问主存让主存访问失效

若非则用主存读周期把此字从主存读出送到CPU与此同时把含有这个字的数据块从主存读出

并装入到Cache中Cache中较旧的内容块替换掉。

这种替换控制由始终管理Cache使用情况的硬件逻辑电路来实现最常用的替换算法为LRU最近最少使用策略。

6、通常，计算机中的基本逻辑运算是哪4种？

若某控制字有8位（D7-D0），现要使D6D4D2D0保持不变，其余各位清0，问如何实现？

答：

与、或、非、异或，和01010101相‘与’

7、已知某8位机的主存采用半导体存储器，地址码为18位，采用4KX4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：

a,每个模块条为32KX8位，共需几个模块条？

（

*8）/（32k*8）=8（个）

b,每个模块条内有多少片RAM芯片？

（

/

）*（8位/4位）=16即（32KX8）/4KX4=16（片）

c,主存共需多少RAM芯片？

4*16=64（片）

8、什么是刷新？

刷新操作有哪两种方式，各有什么特点？

刷新：

对DRAM定期进行的全部重写过程；

集中式刷新、分布式刷新

集中式刷新：

DRAM的所有行在每一个刷新周期中都被刷新

分布式刷新：

每一行的刷新插入到正常的读、写周期之中

9、求十进制-113的原码表示，反码表示，补码表示（用8位二进制表示，并设最高位为符号位，真值为7位）

原码：

11110001

反码：

10001110

补码：

10001111

四、分析与设计

1、执行一段程序时，cache完成存取的次数为3800次，主存完成存取次数为200次，已知cache存取周期为50ns，主存为250ns，求主存系统的效率和平均访问时间。

h=

平均访问时间60ns效率83.3%

指令格式如下所示，OP为操作码字段，试分析指令格式特点。

3126252221181716150

OP

源寄存器

变址寄存器

偏移量

1、双字长二地址指令

2、操作字段op为6位，可以指定64钟操作（指令）

3、一个操作数在源寄存器（共4个），另一个操作数在存储器中（由变址寄存器和位移量决定），所以是RS型指令

2、某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种指令方式（寄存器，直接，变址，相对）设计指令格式。

3、用32KX16位EEPROM芯片组成128KX16位的只读存储器。

问：

（1）、数据寄存器和地址寄存器各多少位？

共需多少个EEPROM芯片？

数据寄存器16位，地址寄存器17位

共需要4个

（2）、画出此存储器组成框图。

4、参见课本P140的数据通路，画出指令“STA，R1（R2）”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）地址的单元中，标出各微操作信号序列。

5、存储器容量为128M，字长为64位，模块数m=8，分别用顺序方式和交叉方式进行组织。

存储周期T=200ns，数据总线宽度为64位，总线周期为t=50ns，问顺序存储器和交叉存储器的带宽各是多少？

顺序存储器和交叉存储器连续读出m=8个字的信息总量是：

64*8=512位

顺序存储器和交叉存储器连续读出m=8个字的时间分别是：

t1=mT=8*200ns=1600ns

T2=T+（m-1）t=200ns+7*50ns=550ns

所以带宽分别为；

W1=q/t1=512/（1600x

）=32X

（位/秒）

W2=q/t2=512/（550X

）=93.1x

（位/秒）

6、将十进制数-15/64表示成IEEE754标准的32位浮点规格化数。

-15/64=-0.001111=-1.111X

E=-3+127=124=01111100S=1

M=111100000000000000000000

最后表示为：

101111100111100000000000000000000

7、刷新存储器的重要性能指标是它的带宽，实际工作时，显示适配器的几个功能部件要采用刷新存储器的带宽。

假定总带宽60%用于刷新屏幕，保留40%带宽用于其他非刷新功能，若显示方式采用分辨率为1024X1024，颜色深度为3B，刷新速率为72HZ，计算刷新存储器总带宽是多少？

刷新所需带宽=分辨率x每个像素点颜色深度x刷新速率

1024x1024x3x72=226MB/S

刷存总带宽=226MB/Sx100/60=453MB/S

8、指令流水线有取指（IF）、译码（ID）、执行（EX）和写回（WB）四个过程段，共有20条指令连续进入此流水线，要求：

（1）、画出此流水线的时空图，假设时钟周期为20ns；

（2）、求流水线的实际吞吐量；

条/秒

（3）、求流水线的加速比。

（20*4）/23=3.48

9、某磁盘存贮器转速为3000转/分，共有4个记录面，每道记录信息为12288字节，最小磁道直径为230nm，共有275道，问：

（1）、磁盘存贮器的容量是多少？

12288*275*4=12.89MB

（2）、最高密度与最低密度是多少？

（3）、磁盘数据传输率是多少？

（4）、给出一个磁盘地址格式方案。