电子工程师面试技巧.docx
《电子工程师面试技巧.docx》由会员分享，可在线阅读，更多相关《电子工程师面试技巧.docx（17页珍藏版）》请在冰豆网上搜索。
电子工程师面试技巧
收集的一些电子工程师面试题，正在继续完成中...
~~~~~~~~~~~~~~
模拟、模拟电路（analogcircuit）：
处理模拟信号的电子电路模拟信号：
时间和幅度都连续的信号（连续的含义是在某以取值范围那可以取无穷多个数值）。
数字、数字信号指幅度的取值是离散的，幅值表示被限制在有限个数值之内。
二进制码就是一种数字信号。
二进制码受噪声的影响小，易于有数字电路进行处理，所以得到了广泛的应用。
cisc、dsp、asic、fpga
asic:
专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它asic（applicationspecificic）相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点
3、基尔霍夫定律的内容是什么？
（仕兰微电子）
基尔霍夫定律（kirchhofflaw）
基尔霍夫电流定律（kcl）：
对任一集总参数电路中的任一节点，在任一瞬间，流出该节点的所有电流的代数和恒为零。
基尔霍夫电压定律（kvl）：
对任一集总参数电路中的任一回路，在任一瞬间，沿此回路的各段电压的代数和恒为零。
4、平板电容公式c=εs/4πkd
5、三极管曲线特性。
（未知）
6、描述反馈电路的概念，列举他们的应用。
（仕兰微电子）
反馈是将放大器输出信号（电压或电流）的一部分或全部,回授到放大器输入端与输入信号进行比较（相加或相减）,并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:
电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响:
1.负反馈能提高放大器增益的稳定性.（温度稳定性）2.负反馈能使放大器的通频带展宽.3.负反馈能减少放大器的失真.4.负反馈能提高放大器的信噪比.5.负反馈对放大器的输出输入电阻有影响。
7、负反馈种类
电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈
8、放大电路的频率补偿的目的是什么，有哪些方法？
（仕兰微电子）
补偿后的波特图。
（凹凸）
频率补偿是采用一定的手段改变集成运放的频率响应，产生相位和频率差的消除。
使反馈系统稳定的主要方法就是频率补偿.
常用的办法是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性（主要是把高频时最小极点频率与其相近的极点频率的间距拉大）,破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或rc元件组成的补偿电路,来消去自激振荡.
9、怎样的频率响应算是稳定的，如何改变频响曲线。
（未知）
右半平面无极点，虚轴无二阶以上极点。
10、基本放大电路种类，优缺点，特别是广泛采用差分结构的原因。
（未知）
①共射放大电路
?
具有较高的放大倍数；
?
输入和输出信号相位相反；
?
输入电阻不高；
?
输出电阻取决于rc的数值。
若要减小输出电阻，需要减小rc的阻值，这将影响电路的放大倍数。
②共集电极电路
?
电压放大倍数小于1；
?
输入和输出信号同相；
?
输入电阻较高，信号源内阻不很低时仍可获取较大输入信号；
?
输出电阻较小，所以带负载能力较强。
因此，它多用于输入级或输出级。
对由于衬底耦合产生的输入共模噪声有着抑制作用
11、给出一差分电路，告诉其输出电压y+和y-,求共模分量和差模分量。
（未知）
11、画差放的两个输入管。
（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。
（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。
（infineon笔试试题）
15、电阻r和电容c串联，输入电压为r和c之间的电压，输出电压分别为c上电压和r上电压，要求绘制这两种电路输入电压的频谱，判断这两种电路
8、给出一个差分运放，如何相位补偿，并画补为高通滤波器，何为低通滤波器。
当rc<16、有源滤波器和无源滤波器的原理及区别?
（新太硬件）
17、有一时域信号s=v0sin（2pif0t）+v1cos（2pif1t）+v2sin（2pif3t+90）,当其通过低通、带通、高通滤波器后的信号表示方式。
（未知）
18、选择电阻时要考虑什么？
（东信笔试题）
19、在cmos电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用p管还是n管，为什么？
（仕兰微电子）
20、给出多个mos管组成的电路求5个点的电压。
（infineon笔试试题）
21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。
（仕兰微电子）
22、画电流偏置的产生电路，并解释。
（凹凸）
23、史密斯特电路,求回差电压。
（华为面试题）
24、晶体振荡器,好像是给出振荡频率让你求周期（应该是单片机的,12分之一周期....）（华为面试题）
25、lc正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。
（仕兰微电子）
26、vco是什么,什么参数（压控振荡器?
）（华为面试题）
27、锁相环有哪几部分组成？
（仕兰微电子）
28、锁相环电路组成，振荡器（比如用d触发器如何搭）。
（未知）
29、求锁相环的输出频率，给了一个锁相环的结构图。
（未知）
30、如果公司做高频电子的，可能还要rf知识，调频，鉴频鉴相之类，不一一列举。
（未知）
31、一电源和一段传输线相连（长度为l,传输时间为t），画出终端处波形，考虑传输线无损耗。
给出电源电压波形图，要求绘制终端波形图。
（未知）
32、微波电路的匹配电阻。
（未知）
33、dac和adc的实现各有哪些方法？
（仕兰微电子）
34、a/d电路组成、工作原理。
（未知）
35、实际工作所需要的一些技术知识（面试容易问到）。
如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。
（未知）
数字电路
1、同步电路和异步电路的区别是什么？
（仕兰微电子）
2、什么是同步逻辑和异步逻辑？
（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
3、什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？
（汉王笔试）
线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
4、什么是setup和holdup时间？
（汉王笔试）
5、setup和holdup时间,区别.（南山之桥）
6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。
（未知）
7、解释setup和holdtimeviolation，画图说明，并说明解决办法。
（威盛via2003.11.06上海笔试试题）
setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）t时间到达芯片，这个t就是建立时间-setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果holdtime不够，数据同样不能被打入触发器。
建立时间（setuptime）和保持时间（holdtime）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话，那么dff将不能正确地采样到数据，将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。
（仕兰微电子）
9、什么是竞争与冒险现象？
怎样判断？
如何消除？
（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：
一是添加布尔式的消去项，二是在芯片外部加电容。
常用逻辑电平：
12v，5v，3.3v；ttl和cmos不可以直接互连，由于ttl是在0.3-3.6v之间，而cmos则是有在12v的有在5v的。
cmos输出接到ttl是可以直接互连。
ttl接cmos需要在输出端口加一上拉电阻接到5v或者12v。
11、如何解决亚稳态。
（飞利浦－大唐笔试）
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
12、ic设计中同步复位与异步复位的区别。
（南山之桥）
13、moore与meeley状态机的特征。
（南山之桥）
14、多时域设计中,如何处理信号跨时域。
（南山之桥）
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。
（飞利浦－大唐笔试）delay<period-setup–hold
16、时钟周期为t,触发器d1的建立时间最大为t1max，最小为t1min。
组合逻辑电路最大延迟为t2max,最小为t2min。
问，触发器d2的建立时间t3和保持时间应满足什么条件。
（华为）
17、给出某个一般时序电路的图，有tsetup,tdelay,tck->q,还有clock的delay,写出决定最大时钟的因素，同时给出表达式。
（威盛via2003.11.06上海笔试试题）
18、说说静态、动态时序模拟的优缺点。
（威盛via2003.11.06上海笔试试题）
19、一个四级的mux,其中第二级信号为关键信号如何改善timing。
（威盛via2003.11.06上海笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。
（未知）
22、卡诺图写出逻辑表达使。
（威盛via2003.11.06上海笔试试题）篇二：
电子工程师面试题大全篇三：
电子工程师招聘笔试题及详细解析（不看后悔）
一、基础题（每空1分，共40分）
1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。
1.截止状态：
基极电流ib=0，集电极电流ic=0，b-epn结临界正向偏置到反向偏置，b-cpn结反向偏置。
2.放大状态：
集电极电流随基极电流变化而变化，ic=βib，b-epn结正向偏置，b-cpn结反向偏置。
3.饱和状态：
集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-epn结、b-cpn结都正向偏置
2、ttl门的输入端悬空，逻辑上相当于接高电平。
3、ttl电路的电源电压为5v，cmos电路的电源电压为3v-18v。
4、在ttl门电路的一个输入端与地之间接一个10k?
电阻，则相当于在该输入端输入低电平；在cmos门电路的输入端与电源之间接一个1k?
电阻，相当于在该输入端输入高电平。
5、二进制数（11010010）2转换成十六进制数是d2。
6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。
7、组成一个模为60的计数器，至少需要6个触发器。
一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲
8、在数字电路中，三极管工作在截止和饱和状态。
9、一个门电路的输出端能带同类门的个数称为扇出系数。
10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。
与非门：
若当输入均为高电平
（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平
（1）。
所以多余的输入脚接高电平或非门：
若当输入均为低电平
（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平
（1）。
所以多余的输入脚接低电平11、
12、
13、贴片电阻上的103代表10k?
。
usb支持控制传输、同步传输、中断传输和批量传输等四种传输模式。
一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻
的阻值是220k?
±10%。
14、mova，40h指令对于源超作数的寻址方式是直接寻址。
指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。
以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址
15、8051系列单片机的ale信号的作用是地址锁存控制信号。
addresslockenable：
地址锁存允许端
15、
16、
17、
18、
19、
mcs-8051系列单片机字长是______位。
一个10位地址码、8位输出的rom，其存储容量为。
队列和栈的区别是_________。
do……while和while……do的区别是_______。
在计算机中，一个字节所包含二进制位的个数是______。
20、8051复位后，pc=______。
若希望从片内存储器开始执行，ea脚应接______电平，pc值超过______
时，8051会自动转向片外存储器继续取指令执行。
21、
22、
23、8051单片机的存储器的最大特点是_________。
arm内核支持7种中断，分别是：
_____、_____、_____、_____、______、______和______。
将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的rom。
该rom有根地址线，
有根数据读出线。
二、问答题（每题8分，共48分）
1、3、全局变量可不可以定义在可被多个.c文件包含的头文件中?
为什么?
2、请指出下面程序的错误。
main（）
{
charstring[10];
char*str1=0123456789;
strcpy（string,str1）;
}
3、要实现y=a+b的逻辑关系，请正确连接多余端。
by
by
（a）（b）
4、在读写数据速度上，nor-flash与nand-flash有什么区别？
5、简述帧缓冲区（frame-buffer）在lcd显示中的作用。
6、选择文件系统时，需考虑flash存储器的哪些物理特性和使用特点？
三、翻译题（12分）
把下面的英文翻译成中文。
astandardseriesofinductorsareavailablefromseveraldifferentmanufacturersoptimizedforusewiththelm2596series.thisfeaturegreatlysimplifiesthedesignofswitchmodepowersupplies.
四、附加题（写清楚解题思路）
（1）工人为你工作7天，回报为一根金条（既然说是金条，应该就不能将其弯曲吧？
）必须在每天付给他们一段，且只能截2次，你将如何付费？
（2）烧一根不均匀的绳子，从头烧到尾总共需要1个小时，现有此种绳无限个，问如何用烧绳子的方法来确定15分钟的时间呢？
（3）现在小明一家过一座桥，过桥时候是黑夜，所以必须有灯。
现在小明过桥要１秒，小明的弟弟要３秒，小明的爸爸要６秒，小明的妈妈要８秒，小明的爷爷要１２秒。
每次此桥最多可过两人，而过桥的速度依过桥最慢者而定，而且灯在点燃后３０秒就会熄灭。
问小明一家如何过桥？
篇四：
软硬件电子电气工程师面试试题
一、pcb布板技术
1.
2.
3.原理图编辑系统编辑出的后缀名为（.sch）?
我们公司常用的pcb板材为（玻纤板）？
板材种类有：
玻纤板、铝基板、陶瓷基板、纸芯板等什么是导通孔？
一种用于内层连接的金属化孔，但其中并不用于插入元件引线或其它增强材料
什么是爬电距离？
两相邻导体或一个导体与相邻电机壳表面的沿绝缘表面测量的最短距离什么是电气间隙？
两相邻导体或一个导体与相邻电机壳表面的沿空气测量的最短距离什么是盲孔？
从印制板内仅延展到一个表层的导通孔
减小地线环路面积的好处？
地线环路，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越小，接收外界的干扰也越小
pcb设计中应避免产生锐角和直角，同时产生不必要的辐射，同时工艺性能也不好，所有线与线的夹角应大于等于（135）度？
根据线路板电流的大小，尽量加大电源线宽度，减少环路电阻。
同时使电源线、地线的走向和数据传递的方向一致，这样有助于增强（抗噪声能力）？
如何布关键信号线，如高速信号、时钟信号和同步信号等？
提供专门的布线层，并保证其最小的回路面积、远离振荡器件、加大安全间距和两边地线护送等方法，保证信号质量
如何避免布线中出现“天线效应”？
在布线中不允许出现一端浮空的布线（大片敷铜），主要就是为了避免产生“天线效应”，减少不必要的辐射和接受干扰
什么是3w规则？
为减少线间窜扰，保证线间距足够大，线中心距不少于3倍线宽怎么配置高频滤波电容？
对于集成电路，每个电源引脚配接一个0.1uf的滤波电容对无有源器件的区域，每6平方厘米至少配置一个0.1uf电容对于超高频电路，每个电源引脚应配置一个1000pf的电容布线时一般应该是电流先经过滤波电容滤波再供器件使用什么情况下采用单点接地？
当信号工作频率小于1mhz时，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，应采用一点接地
什么是20h规则？
由于电源层与地层的电场是变化的，在板的边缘会向外辐射电磁干扰，4.5.6.7.8.9.10.11.12.13.14.15.
16.
17.
18.
19.
20.
21.
22.
23.称为边缘效应；可以将电源层内缩，使得电场只在接地层的范围内传导。
一个h（电源和地之间的介质厚度）为单位为什么要加泪滴？
增加孤立焊盘和走线连接部分的宽度，特别是单面板的焊盘，以避免过波峰焊时将焊盘拉脱如何布置差分信号线？
在实际应用中应该尽最大努力确保差分线对中的pcb线具有完全一样的阻抗并且布线的长度也完全一致，差分pcb线通常是成对布线，且它们之间的间距在任意位置都应保持不变变压器两级间的爬电距离应（≥8mm）以上？
通常，在一次侧交流部分，l→n间距应（≥2.5mm）以上？
一般一次侧对二次侧应≥6.4mm以上，但如光耦、y电容等元器件脚间距≤6.4mm,应采取（开槽）处理？
简述制作soic8原理图符号的步骤答：
原理图符号一般由3部分组成：
第1部分是用来表示元器件的电气功能或几何外形的示意图，第2部分是构成该元器件的引脚，第3部分是一些必要的注释；步骤如下：
绘制元器件的示意图放置元器件的引脚给原理图符号添加注释定义原理图符号的属性简述制作封装soic8的步骤答：
元器件封装主要由3部分组成，包括元器件外形、安装元器件引脚的焊盘、注释。
制作元器件封装的基本方法有以下两种：
利用生成向导创建元器件封装、手工制作元器件的封装。
可以选择解答。
现以手工制作说明：
收集soic8器件封装的数据、新建元器件封装文件、设置图纸区域工作参数、新建元器件、绘制器件外形、放置器件焊盘、设置焊盘形状、设置焊盘间距、注释、器件命名、保存。
简述布线注意事项？
答：
布线学问比较广泛，每个人都可能会根据自己工作的体会，有不同风格的布线事项，下面是一些通用性的事项。
a、高频数字电路走线短一些好
b、大电流信号、高电压信号与小信号之间应该注意隔离
c、两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；
d、走线拐角尽可能大于９０度，杜绝９０度以下的拐角，也尽量少用９０度拐角
e、同是地址线或者数据线，走线长度差异不要太大，否则短线部分要人为走弯线作补偿
f、走线尽量走在焊接面
g、尽量少用过孔、跳线
h、单面板焊盘必须要大，焊盘相连的线一定要粗，能放泪滴就放泪滴，i、大面积敷铜要用网格状的，以防止波焊时板子产生气泡和因为热应力作用而弯曲
j、元器件和走线不能太靠边放，一般的单面板多为纸质板，受力后容易断裂，如果在边缘连线或放元器件就会受到影响
k、必须考虑生产、调试、维修的方便性
二、电路设计
1.简述一下运放的主要参数及其含义？
答：
集成运放的参数较多，其中主要参数包括：
输入失调电压、输入偏置电流、输入失调电流、共模抑制比、转换速率等；选用运放时还需要考虑供电方式（单电源、双电源）、温度范围、封装等特性。
a、输入失调电压（inputoffsetvoltage）
输入失调电压定义为集成运放输出端电压为零时，两个输入端之间所加的补偿电压。
输入失调电压实际上反映了运放内部的电路对称性，对称性越好，输入失调电压越小。
b、输入偏置电流（inputbiascurrent）
输入偏置电流定义为当运放的输出直流电压为零时，其两输入端的偏置电流平均值。
输入偏置电流对进行高阻信号放大、积分电路等对输入阻抗有要求的地方有较大的影响。
c、输入失调电流（inputoffsetcurrent）
输入失调电流定义为当运放的输出直流电压为零时，其两输入端偏置电流的差值。
输入失调电流同样反映了运放内部的电路对称性，对称性越好，输入失调电流越小。
共模抑制比定义为当运放工作于线性区时，运放差模增益与共模增益的比值。
共模抑制比是一个极为重要的指标，它能够抑制差模干扰信号。
e、摆率（
升级会员 