南理工电工电子综合实验II.docx
《南理工电工电子综合实验II.docx》由会员分享，可在线阅读，更多相关《南理工电工电子综合实验II.docx（19页珍藏版）》请在冰豆网上搜索。
南理工电工电子综合实验II
电工电子综合实验II
——电子计时器电路设计
学院：
电光学院
专业：
学号：
姓名：
时间：
2013年9月
1.实验内容及要求；
2.器件引脚图及功能表；
3.电子计时电路器逻辑图；
4.电子计时器电路引脚接线图；
5.各单元原理图及设计过程：
6.创新设计及总结。
一实验内容及要求
1、安装调试四位BCD码译码显示电路。
2、设计、安装、调试脉冲发生器电路。
3、设计、安装、调试六十进制计数器电路（分位、秒位）
4、设计、安装、调试整点报时电路（59’53”、59’55”、59’57”报时低声，59’59”报时高声）。
5、设计、安装、调试校分、清零电路。
要求：
校分电路防抖动，清零电路任意状态可以清零。
6、联接1—5各项设计电路，实现一小时整点报时的电子计时器电路。
7、实验要求：
设计正确、布局合理、排线整齐、功能齐全。
二器件引脚图及功能表
1．CD4511
图一CD4511引脚图
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
×
×
×
×
×
×
1
1
1
1
1
1
1
8
灭零
1
0
×
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
×
×
×
×
显示LE=0→1时数据
译码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
0
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
0
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
0
1
1
1
9
表一CD4511逻辑功能表
2、共阴双字显示器
图二共阴双字显示器引脚图
3、NE555
图三NE555引脚图
4、CD4040
图四CD4040引脚图
5、CD4518
图五CD4518引脚图
CD4518逻辑功能如表四所示。
输入
输出
CR
CP
EN
Q3
Q2
Q1
Q0
清零
1
×
×
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
×
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
×
保持
表二CD4518功能表
6、74LS00
74LS00是一种十分常见的集成电路，其中集成了4个与非门。
其引脚图如图六所示：
图六74LS00引脚图
7、74LS20
74LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。
其引脚图如图七所示：
图七74LS20引脚图
8、74LS21
74LS21是一种4输入与门集成电路，其引脚图如图八所示：
图八74LS21引脚图
9、74LS74
74LS74集成电路是一种D触发器。
其引脚图如图二十三所示，功能如表三所示：
图九74LS74引脚图
输入
输出
CP
D
清零
×
0
1
×
0
1
置“1”
×
1
0
×
1
0
送“0”
↑
1
1
0
1
送“1”
↑
1
1
1
0
保持
0
1
1
×
保持
不允许
×
0
0
×
不确定
表三74LS74功能表
三电子计时电路逻辑图
电子计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如图十所示。
图十电路原理框图
下面对计时器的工作原理按其组成进行说明。
1.BCD码译码显示电路
译码器可以采用CD4511通过330Ω电阻来驱动共阴极显示器。
2.秒脉冲发生器电路
脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。
这里采用NE555集成电路和分频器CD4040构成。
3.六十进制计数器电路（一小时数字计数器电路）
计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。
60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。
4.报时电路
电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。
即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。
实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。
5.校分电路
电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。
在任何时候，拨动校分开关，可以进行快速校分。
即令计时器分为快速计数，频率是正常计数的两倍，而秒位保持。
6.清零电路
在任何时刻，拨动清零开关，可以进行计数器的清零。
所以总逻辑图为
图十一总逻辑图
四电子计时器电路引脚接线图
在各个单元电路的基础上，按照下图的单元关系与信号传输关系，将各个单元电路整合为整体的电路。
调整元件的布局，是的电路结构简单，以便于实际连线。
图十二：
电路单元整合关系图
由于本实验是运用中小规模集成电路实现，故用集成电路引脚图表示电路，便于实验实际操作时的电路连线。
整体电路如下：
图十三整体电路引脚图
五各单元原理图及设计过程
1.BCD码译码显示电路
BCD码译码显示电路使用CD4511及共阴双字显示器实现。
CD4511是一种8421BCD码向8段数码管各引脚码的转换器。
当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。
根据CD4511的逻辑功能表可知，当
时，其7个输出端分别输出一定的信号。
只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。
然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330Ω的电阻以防电流过大使数码管烧毁。
显示部分电路如图十四所示。
图十四显示部分电路
图中每个CD4511下侧四个输入端分别连接CD4518的4个输出端。
这样8段数码管就可以正常显示计数器所记载的数字编码了。
由于电路的显示部分不会出现小数，故8端数码管的小数点引脚悬空。
2.秒脉冲发生器电路
（1）NE555：
555集成定时器是一种将模拟和数字电路集成于一体的电子器件，使用十分灵活方便，只要外加少量的阻容元件，就能构成多用途的电路，故其在电子技术中得到了广泛的运用。
当将NE555连结成十五所示的多谐振荡电路时，输出端为周期矩形波。
图十五：
周期矩形波发生电路
3号引脚的输出矩形波波形为：
图十六：
矩形波输出波形图
由波形图可得T=0.238ms，即。
在经过CD4040的分频之后，即可得到频率大约
为1Hz的时钟信号。
（2）CD4040集成电路
CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。
其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。
将电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。
可以利用其为电子钟的计时信号。
另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，这三个信号在后面介绍的电路中还要用到。
于是脉冲发生电路部分如下图十七所示：
图十七：
脉冲发生电路
3.六十进制计数器电路（一小时数字计数器电路）
采用CD4518和门电路实现六十进制计数，当清零端输入1，EN=1且CP端输入时钟信号或者EN端输入时钟信号且CP=0时计数器进行计数。
为减少延时，采用直接进位时钟由EN端输入。
其输出端Q3Q2Q1Q0输出从0000到1001的循环。
所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在Q3Q2Q1Q0输出0110时对其进行清零（因为CD4518是异步清零）。
下面以秒的计数器为例，如图十八，来说明其电路结构。
图十八计时器秒位电路结构
图4中两个集成电路即为1片CD4518所集成的两个计数器。
下方（U8B）为个位计数器，上方（U8A）为十位计数器。
引脚9始终接高电平，引脚10接由CD4040所输出的1Hz的时钟信号，每当时钟信号出现下降沿则计数器加1。
在此使用EN端为时钟信号控制端而不用CP端是因为在集成电路内部，CP端比EN端多通过一个非门，因此若通过CP端接入时钟信号则会因为此非门的存在而增加延时，从而出现误差。
接通时钟信号后，输出端引脚Q3Q2Q1Q0开始计数。
当输出为1001时需要对十位进位，也就是说，此时需要给控制十位计数的集成电路一个下降沿。
考虑Q3端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q3端作为十位计数器的输入时钟信号。
在接收到第6个下降沿信号后，十位输出端将由0101变为0110。
此时，需要对其进行清零。
考虑电路清零模块，使用两个与非门（图中空置的输入端为清零输入端）。
当CD4518的4号引脚和5号引脚同时输出1或者清零端输入0时十为被清零。
这就使得其在短暂输出0110后立即被清零成0000。
同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q2输出一个下降沿，于是利用其通过校分电路向分钟位进位。
时钟计数器如图十九所示。
图十九时钟计数器电路（清零电路还未接入，只将清零信号标出）
4.报时电路
本次实验中报时电路的设计要求是在59:
53、59:
55、59:
57发低音，输入500HZ信号；在59：
59发高音，输入1KHZ信号。
用二进制数分别表示报时情况如下表：
时刻
分十位
分个位
秒十位
秒个位
音高
频率
m8m7m6m5
m4m3m2m1
s8s7s6s5
s4s3s2s1
59分53秒
0101
1001
0101
0011
低
500Hz
59分55秒
0101
1001
0101
0101
低
500Hz
59分57秒
0101
1001
0101
0111
低
500Hz
59分59秒
0101
1001
0101
1001
高
1000Hz
表四报时情况表
蜂鸣器的一端接地，另一端的输入满足下式：
H＝59：
53f3+59：
55f3+59：
57f3+59：
59f4＝59：
51（QBf3＋QCf3＋QDf4）=
，
中，QB、QC、QD分别是秒个位的输出。
设分十位所对应的计数器的输出为1QD,1QC,1QB,1QA；分个位所对应的计数器的
输出为2QD,2QC,2QB,2QA；秒十位所对应的计数器的输出为3QD,3QC,3QB,3QA；秒个位所对应的计数器的输出为4QD,4QC,4QB,4QA。
其中，Q4为高位，Q1为低位。
在59:
51时，四个计数器的输出分别为：
1QD1QC1QB1QA＝0101，2QD2QC2QB2QA＝1001，3QD3QC3QB3QA＝0101，4QD4QC4QB4QA＝0001。
因此，此时的触发信号F＝1QC1QA2QD2QA3QC3QA4QA。
而报时脉冲信号可以由CD4040输出分频信号中得到，低音选用500Hz的脉冲，高音选用1KHz的脉冲。
连好之后，接到蜂鸣器的一端，蜂鸣器的另一端接地即可实现了定点报时的功能。
报时信号逻辑图如下图二十：
图二十报时电路逻辑图
这样可以设计出报时电路的电路如图二十一所示。
图二十一报时电路
5.校分电路
校分电路要求设计一个开关K1，当开关打到计数挡时，计数器正常计数，当开关打到校分挡时计数器可以快速校分，同时秒计数停止。
同时校分电路应具有防颤抖功能。
为使分计数器可以不受秒计数器的进位脉冲的限制，所以校分时选通较快的2HZ的校分信号进行快速校分，同时还要切断1HZ的脉冲，使校分的同时秒计数器停止工作。
校分电路是通过控制分计数器的时钟脉冲信号频率来对分的进行校正的。
当不需要校分时，分的时钟信号由正常的计数器秒的十位提供的脉冲信号控制。
此电路防颤抖的原理在于：
当开关在两种状态之间转换时，由于机械振动，在很短的时间中会在高低电平之间来回波动，相应的产生几个上升沿。
如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。
因此，为了解决输出端翻转的问题，该部分电路引入了D触发器，来避免翻转问题的发生。
在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。
图二十二校分电路
6.清零电路
以图九中秒位计时和译码电路为例，图中1片CD4518所集成的两个计数器。
一个为个位计数器，另一个为十位计数器。
引脚9始终接高电平，引脚10接由CD4040所输出的1Hz的时钟信号，每当时钟信号出现下降沿则计数器加1。
接通时钟信号后，输出端引脚Q3Q2Q1Q0开始计数。
当输出为1001时需要对十位进位，也就是说，此时需要给控制十位计数的集成电路一个下降沿。
考虑Q3端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q3端作为十位计数器的输入时钟信号。
在接收到第6个下降沿信号后，十位输出端将由0101变为0110。
此时，需要对其进行清零。
考虑电路清零模块，使用两个与非门（图中空置的输入端为清零输入端）。
当CD4518的4号引脚和5号引脚同时输出1时十位被清零。
这就使得其在短暂输出0110后立即被清零成0000。
同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q2输出一个下降沿，于是利用其通过校分电路向分钟位进位。
然而本次实验还要求提供整体任意时刻清零的功能，则可以设计一个开关K2，使得当开关闭合时所有4518的清零端全部接高电平，此时即可以实现整体清零目的。
清零部分电路如下图二十三所示：
图二十三
六创新设计及总结
设计电路时遇到了很多问题，但是因为高年级的学长学姐做过这实验，所以就向他们请教，让我受益匪浅，非常感谢他们的无私帮助，让我对这个电路的每个部分都了解透彻。
在电路连接过程中需要注意的地方比设计时更多：
译码显示部分，由于4511为COMS电路器件，所以要串接电阻降压防烧毁器件，也就是所谓的上拉电阻；计数器使用中采用EN端进位以减少时间延迟，因为根据网上资料所查，少走了一个门，减少了延迟；振荡电路中所产生的脉冲经分频器分频后也是近似的为所需频率；同时在线路连接前将逻辑表达式化简以求电路简洁方便连接。
接线时一定要注意排版，否则会遇到很多问题，造成线路连接非常复杂。
布局一定要紧凑，否则需要很多长导线，在这上面会花去很多不必损失的时间，这点让我印象深刻。
还有就是会遇到许多小问题，虽然线路连接没有错，但是依然会让人百思不得其解，我就遇到了显示器乱码的问题，确认接线无误后，仍然有错，这点简直让我崩溃，后来发现是两根裸露的铜导线短接在一起了，这让我了解到做工的细致，一定要细心。
还有一点让我印象深刻的是，就是自己在接清零电路的时候，我忘记前面在接计时电路时，已把清零端接地，造成我接清零电路最后遇到了极大的困难。
所以做事一定要细心，一步一步来，要有计划，不能急躁。
在高强度的工作任务下不能犯马虎，这一点也让我难以忘怀。
最后，此次实验让我复习了数字电路所学的知识，更加激起了我对数字电路的兴趣，让我为我以后的学习提供了更加强劲的动力。
升级会员 