基于proteus仿真的数字钟.docx

基于proteus仿真的数字钟.docx

《基于proteus仿真的数字钟.docx》由会员分享，可在线阅读，更多相关《基于proteus仿真的数字钟.docx（9页珍藏版）》请在冰豆网上搜索。

基于proteus仿真的数字钟

摘要之阿布丰王创作

时间：

二O二一年七月二十九日

数字钟是一个对1Hz频率进行计数的电路.振荡器发生的时钟信号经过分频器形成秒脉冲信号,秒脉冲信号输入计数器进行计数,显示出时间.秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后重零开始计数.一般由振荡器、分频器、计数器、译码器、数码显示器等几部份组成.

振荡电路：

主要用来发生时间标准信号.石英晶体振荡器可以提高时间信号的稳定度.

分频器：

振荡器发生的标准信号频率很高,要获得“秒”信号,需一定级数的分频器进行分频.

计数器：

有了“秒”信号,则可以根据60秒为1分,24小时为1天的进制,分别设定“时”、“分”、“秒”的计数器,分别为60进制,60进制,24进制计数器,并输出一分,一小时,一天的进位信号.

译码显示：

将“时”“分”“秒”显示出来.将计数器输入状态,输入到译码器,发生驱动数码显示器信号,出现出对应的进位数字字型.

关键词数字钟振荡计数校正

1.前言2

2.系统总体方案设计3

2.1方案比力4

2.2方案选择6

3单位模块设计7

3.1时间计数电路的设计7

3.2译码显示电路9

3.3三个按键的电路11

3.3.1按键一：

光标的移位与闪烁12

3.3.2按键二：

时间的上翻让时间获得修改14

3.3.3按键三：

确定15

4系统调试15

5系统功能和指标参数15

5.1系统功能16

5.2系统指标参数16

6设计总结和体会17

6.1设计总结17

6.2设计的收获体会17

致谢18

参考文献18

附录数字电子钟电路总图19

1.前言

 数字电子钟是一个用数字电路实现的时,分,秒计时的装置,与机械式时钟相比具有更高的准确性.本次的数字电子钟的设计原理就是一种典范的数字电路,其中还包括了一些组合逻辑电路和时序电路.

本次的数字电子钟的设计主要目的是为了让我们更好的掌握数字电子钟的原理,从而掌握逻辑电路的一些典范运用,学会自己制作电子钟.通过对数字电子钟得设计进一步的了解各种中小规模集成电路的作用和实用方法.我们这次设计的数字电子钟是以24小时为一个时间周期,显示的满刻度是23时59分59秒,在六位7段共阴极的数码管上准确显示其相应的时,分,秒.并设置了三个时间的按键,分别控制时间的移位闪烁,时间的上翻修改,时间简直认.方便认为控制和设置时间.同时为了保证计时的稳定性和计时的准确性我们采纳了用32.768K的晶体振荡器来发生时钟信号,来提供表针时间的基准信号.

2.系统总体方案设计

数字电子钟的整体设计原理框图如图一所示：

图2.1数字电子钟的原理框图

整个设计的计时周期为24小时,显示的满刻度是23时59分59秒,然后自动清零从00时00分00秒开始重新计时,另外还加进了按键部份的把持,方便人们对时间的控制,设置,调整.秒信号发生器是整个系统的时基信号,它直接决定了计时系统的精度,在这次设计中采纳的是石英晶体振荡器加分频器来实现.将获得的标准信号1HZ送入秒计数器中,秒计数器采纳的是60进制的计数器,每累计都60秒得时候就会发出一个分脉冲信号,该信号将作为分计数器的时钟脉冲,分计数器也是采纳的60进制的计数器,每累计到60分钟,发出一个时脉冲信号,该信号将被作为时脉冲时钟脉冲,式计数器采纳的24进制的计数器,这样就可以实现一天24小时的累计.

2.1方案比力

方案一：

555构成的多谢振荡器如图二

由于f=1.43（R1+2R2）C1,我们可以通过调整R1,R2,C1的值,改变其输出的频率.

图2.2

方案二：

晶体振荡器分频电路石英晶体振荡电路

1，采纳频率fs=32768HZ的石英晶体图三

D1,D2是反向器,D1用于振荡,D2用于缓冲整形.Rf为反馈电电阻（10—100M）,反馈电阻的作用为COMS反相器提供偏置,使其工作在放年夜状态.电容C1,C2与晶体共同构成pi型网络,完成对振荡器频率的控制,并提供需要的180度相移,最后输出fs=32768HZ.

图三

2，多级分频电路

将32768HZ脉冲信号输入到CD4060（如图四：

CD4060的引脚图介绍）组成的脉冲振荡的14位二进制计数器,所以从最后一级Q14输出的脉冲信号频率为：

32768/16384=2HZ.再经过二次分频,获得最后的1HZ的标准信号脉冲,即秒脉冲.如图五,就是所获得最后的脉冲信号.

图四：

CD4060引脚图

图五：

1HZ的信号发生的波形

2.2方案选择

1,采纳555多谢振荡器

优点：

555内部的比力器灵敏度较高,而且采纳差分电路形式,它的振荡频率受电源电压和温度变动的影响很小.

缺点：

要精确的输出1HZ的脉冲,对电容和电阻的数值精度要求很高,所以输出脉冲既不够准确也不够稳定.

2,采纳晶体振荡分频电路

优点：

由于晶体的阻抗频率响应可知,它的选频特性非常好,有一个极为稳定的串连谐振频率fs,且等效品质因数Q很高.只有频率为fs的信号最容易通过,且其他频率的信号均会被晶体所衰减.

3，比力的结果

由于振荡器是数字钟的核心,振荡器的稳定度及频率的精度决定了数字钟计时的准确水平.

为了到达设计要求,获得更高的计时精度,我们在设计中选用了方案二即用晶体振荡器构成振荡电路.一般来说振荡器的频率越高,计时精度就越高.如图六

图六

3单位模块设计

3.1时间计数电路的设计

将分频器发生的标准基信号即秒信号经过秒计数器,分计数器,时计数器,分别获得“秒”个位,十位,“分”个位,十位以及“时”个位,十位的计时输出信号,然后送至译码显示电路,以便实现用数码管显示时,分,秒的要求.在设计中“秒”和“分”的计数器应该为六十进制的计数器,而“时”计数器应该为二十四进制的计数器.在设计中采纳的10进制的计数器74LS160来实现时间的计数单位的计数功能.74LS160的芯片引脚图如图七所示：

图七：

74LS160引脚图

P0,P1,P2,P3---计数器的输入端

QO,Q1,Q2,Q3—计数器的输出端

CEP,CET---计数器的计数端

CP---计数器的触发端

TC---计数器的进位端

R---计数器的清零端

PE----计数器的置数端

74LS160计数器是同步计数,异步清零

表1是74LS160的逻辑表：

计数器部份计数的原理图八：

图八：

计数器的原理图

此图为“秒”计数器部份,用两片74LS160来构成60进制的计数器,由于160自己就是10进制的计数器,故在“秒”个位当自动的加到10时就会自动清零,同时向“秒”十位的计数器的进位,在这片160当“秒”十位和个位分别显示到“5”和“9”时向下一级的“分”计数器进位.同理当“分”的十位和个位分别显示“5”和“9”时向“时”计数器进位.当“时”计数器的十位和个位分别显示“2”和“4”时用反馈清零的方法将其清零.其“分”计数器,“时”计数器的原理图同“秒”计数器的原理图年夜致相同.

3.2译码显示电路

设计中“时”,“分”,“秒”的显示是选择共阴极的七段数码管显示的.共阴极七段数码管译码显示电路是将计数器输出的8421BCD码译成数码显示所需要的高低电平,其引脚如图九.在译码显示电路中采纳的是CD4511-7段译码驱动器,其芯片的引脚如图十.译码器的A,B,C,D分别与十进制的计数器的四个输出端相连接a,b,c,d,e,f,g即为驱动七段数码管的信号.其根据A,B,C,D所得的计数信号,数码管就显示出相对应的字型.

图九：

共阴极七段数码管的引脚图

图十：

CD4511的引脚图

其中A,B,C,D---BCD码得输入端

a,b,c,d,e,f,g—译码的输出端,输出为“1”有效,用来驱动共阴极LED数码管.

LT—测试输入端,LT=“0”时,译码输出全为“1”

BI—消隐输入端,BI=“0”时,译码输出全为“0”

LE—锁定器,LE=“1”时译码器处于锁定（坚持）状态,译码器输出坚持在LE=0时的数值,LE=0为正常译码

其译码的显示电路如图十一所示：

图十一：

译码器的驱动显示电路

3.3三个按键的电路

本次设计还用到了按键部份,设计中用到了三个按键,其功能分别是移位并闪烁,时间的上翻,时间简直定.设置这三个按键的目的其主要是为了人们能很好的控制和调整时间.方便人们对时间的调整.按键部份主要是采纳各种逻辑门与计数芯片,译码芯片的有理结合来实现各个按键的功能的.如图十二

图十二：

三个按键

3.3.1按键一：

光标的移位与闪烁

以为部份：

下之后计数器停止计数即在这里给“秒”计数器输入的无效的信号脉冲,此时数码管坚持先前记下的时间不在走动.采纳计数器160和译码器138的结合.给计数器160送一个初始数1即此时D3D2D1D0=0001.将计数器的Q2Q1Q0分别与138的输入端CBA相连接.且在138输出真个Y0接一个反相器保证在正常的情况下计数器能正常的计数.将输出端得Y0,Y1,Y2,Y3进行与运算,并将输出的值与发生的信号脉冲进行与运算.在未按下按键的时候则不会影响到脉冲的正常输入,计数器的正常计数.其中74LS138的引脚图如图十三:

图十三：

74LS138引脚图

A2,A1,A0—译码器的3位二进制输入端

Y0,Y1,Y2,Y3,Y4,Y5,Y6.,Y7—译码器的8个输出信号,而且输出的均为低电平有效.

S3,S2,S1—译码器的三个使能端,当S1=1,且S2=0,S3=0时,译码器处于正常的工作状态.

闪烁部份：

由于要使光标移位,需要判断以为在了那只数码管上,所以想到使数码管闪烁的方法,发生明显的视觉效果从而准确的判断需要改变那只数码管的时间值.考虑到译码器CD4511的一个使能端BI,当BI为高电平的时候会发生消隐的现象.故在使数码管闪烁的这一功能,选择从译码器寻找方法.

数码管的闪烁与高低脉冲相连.当按键一被按下之后,译码器138的输出端Y1,Y2,Y3的值不竭的变动且有且只有一个为有效的点平0.当它们分别与信号脉冲进行或运算后输出的的结果取决与信号脉冲,当脉冲为高点平的时候则数码管就熄灭,当脉冲输出的是低电平的时候数码管就点亮.如此的亮灭亮灭…….从而到达视觉上的数码管的闪烁功能.按键一电路如图十四,十五,十六

图十四：

计数器与138的结合

图十五：

与运算发生kk控制信号脉冲

图十六：

光标的闪烁

3.3.2按键二：

时间的上翻让时间获得修改

按键二的功能主要是修改时间.在这里让时间上翻改变即当按键二被按下一次对应闪烁的数码管的值就加一次,一直到所得的值是我们自己想要的值为止.按键二必需在按键一被按下之后才有效.故当按键一被按下后译码器Y1,Y2,Y3有且有一个输出的是有效的低电平,按键二被按下后也会获得一个有效的低电平.将Y1,Y2,Y3分别与按键二获得的低电平进行或运算,并在获得的结果后面加一个反相器,这样就只有当输出的值均为0时才华获得1,这样就可以获得三个信号clk1,clk2,clk3.同时要使计数器加数,只要给相应的计数器输入有效的正脉冲就可以了.故在设计中将获得的三个信号对应的与计数器的脉冲输入相连接.如图十七：

图十七：

发生有效的信

3.3.3按键三：

确定

按键三的功能就是确定键即恢复正常有效的脉冲信号,让计数器正常的计数,译码器正常的译码,数码管正常的显示时间.使按键部份的那些功能都消失.当按键三被按下后即马上获得一个低电平的信号.将按键三获得的信号与计数器的清零端相连接,即可控制其的能否正常工作.从而让输出的kk为高电平,这样在kk与发生的信号脉冲进行与运算的时候就取决于发生的脉冲信号.这样发生的脉冲信号又恢复成为有效的脉冲信号,使计数器正常的计数工作.

4系统调试

单个元件的调试

数码管共阴,共阳的检测：

在proteus的仿真软件中将数码管的的a,b,c,d,e,f,g的任意一段或者几段置于高电平,数码管剩下的另一管脚置于低电平,如果数码管发亮且输出的字符是对应输入的字符的,那么此数码管为共阴数码管.如果数码管不亮,没有反应则说明数码管是共阳的数码管.

时钟电路的调试

将晶体振荡器电路发生的信号脉冲通过proteus软件进行仿真.

1，将仿真的示波器记到晶体振荡电路的波形的输出端,在示波器上显示出波形信号的频率为32768HZ.

2，再将仿真的示波器接到经过CD4060分频器后的输出端,获得的输出波形信号的频率为2HZ.

3，最后将仿真里面的示波器接到二分频器后的输出端获得的信号波形的频率为1HZ即为整个设计需要的标准基信号.

计数电路的调试

在秒计数器上加入一个标准的1HZ脉冲信号,在proteus仿真软件上进行计数器的准确计数的调试.这部份主要调试的是“秒”计数器,“分”计数器的60进制获得调试,当“秒”或“分”的计数到达“59”时,“秒”或者“分”能够正确的清零并向前一计数器进位.其数码管的显示如图十八：

图十八：

时间的准确显示

5系统功能和指标参数

5.1系统功能

该电路主要实现了时间的准确计数,在设计中将计数器74LS160与译码器CD4511,计数器74LS160和译码器74LS138,分频器与晶体振荡电路有效的集中在了一起,获得比力准确的时间显示.另外,加上三个按键的设置,方便了人们随时对时间的调整,从而更好的控制时间.

5.2系统指标参数

1．基信号的频率1HZ

2.电路供电+5v

3．工作温度范围：

～

6设计总结和体会

6.1设计总结

本次课程设计经过为期2周的不懈努力,目前基本到达了预期的要求,能够准确的以一秒为周期的在数码管上显示时间,而且三个按键也能准确的实现它们各自的功能,让人们能很好的调节时间.在设计中所采纳的各个芯片都在运行很好的实现了它们各自在设计中的功能作用.整个设计的原理简单,可靠性能高,本钱低,功能很容易实现,而且实现的效果也非常的良好.

6.2设计的收获体会

由于这次设计是在放假期间自力完成的,所以在各模块之间的衔接上,以及某些参数简直定上可能还存在一定的问题.但通过这次设计,收获也颇多.

总体上来说这次设计电路原理其实不难,可是在设计过程虽然很多工具自己明白该那么做,可是在真正的运用中却是实在是无从下手,遇到的很多小问题比自己想象中的要复杂得很多,让自己怀疑是不是考虑错了或者是走错了方向.在设计中,很多芯片的功能是自己不是很熟悉的,分歧芯片之间的衔接更是让自己感到陌生.比如,在晶体振荡电路中发生的32768HZ的信号与分频器CD4511的链接,分频的原理对那时设计自己来说是很模糊的,可是通过询问同学和老师后让自己对分频的原理有了了解,而且还从很多的方法中选择了32768HZ的晶体振荡器和CD4511分频器来发生标准的基信号.在计数器的选择上,虽然自己对这部份比力熟悉,可是认真正的接触它时,才知道很多的工具不是自己想象中的那样容易,很多的小毛病就让自己感到步履维艰.通过不竭的查阅资料了解选择了十进制的74LS160实现了准确的计数功能.在按键部份,这是整个设计让我受益最多的部份,按键部份是自己在设计最后才做的部份,刚开始真的是无从下手,感觉考虑的工具很多,而且很多的工具自己又不会.在老师和同学的帮手下才让自己有了一个比力清晰的思路,在设计中将计数器74LS160和译码器74LS138有机的结合来实现了三个按键的基本功能.

通过这次的设计让自己熟悉了很多工具,学会了很多工具,学习了自己已经学过的工具,也学习了自己没有接触过的工具.对计数器74LS160,译码器74LS138,CD4511,分频器CD4060都有了一个很清楚的认识.同时不单对这次设计中使用到的芯片自己有了了解,对其他得芯片如：

74LS190,74LS161,触发器等也有了解和认识,对设计中的芯片的其他功能也有所了解,如：

计数器在一定的时候也可以做为分频器使用等.

这次为期两周的课程设计,让我对各种电路有所了解,也让我了解了关于数字时钟的原理和设计理念.通过自己的亲手实践,才让我认识到自己的缺乏.所以说,坐而言不如立而行,对这些电路和连接还是需要自己亲手的实际把持才会真正的了解和掌握,才会有深刻的印象.

致谢

在这里我首先要感谢我们这组的指导老师林竟力老师对我们的设计过程中的细心指导.在设计和论文写作过程中,获得了老师的指点和点拨,使得我的理论和实践把持能力都获得了提高.同时也要感谢我们这和我一起合作的组员以及在我设计过程中遇到问题请教的同学,他们的虚心帮手和提醒也是让我的设计能顺利的完成的重要原因之一.

【参考文献】

[1]康华光.电子技术基础（模拟部份第五版）.北京.高等教育出书社.2006.1

[2]康华光.电子技术基础（数字部份第五版）.北京.高等教育出书社.2006.1

[3]徐学彬.电子技术实验指导书.四川成都.西华年夜学电工电子实验中心.2010.10

[4]谢自美.电子线路设计.实验.测试（第三版）华中科技年夜学出书社.2006.8

附录数字电子钟电路总图

数字电子钟的总电路图

时间：

二O二一年七月二十九日