三输入与门集成电路设计样本.docx
《三输入与门集成电路设计样本.docx》由会员分享，可在线阅读，更多相关《三输入与门集成电路设计样本.docx（14页珍藏版）》请在冰豆网上搜索。
三输入与门集成电路设计样本
院
课程设计
三输入与门设计
学生姓名：
学院：
专业班级：
专业课程：
集成电路设计基本
指引教师：
年月日
一、概述
随着微电子技术迅速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一种方面。
而对于当代信息产业和信息社会基本来讲，集成电路是改造和提高老式产业核心技术。
随着全球信息化、网络化和知识经济浪潮到来，集成电路产业地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全基本性、战略性产业。
集成电路有两种。
一种是模仿集成电路。
另一种是数字集成电路。
从制造工艺上可以将当前使用数字集成电路分为双极型、单极型和混合型三种。
而在数字集成电路中应用最广泛就是CMOS集成电路，CMOS集成电路浮现于20世纪60年代后期，随着其制造工艺不断进步，CMOS电路逐渐成为当前集成电路主流产品。
本文便是讨论CMOS与门电路设计仿真及版图等设计。
版图（Layout）是集成电路设计者将设计并模仿优化后电路转化成一系列几何图形，包括了集成电路尺寸大小、各层拓扑定义等关于器件所有物理信息。
集成电路制造厂家依照版图来制造掩膜。
版图设计有特定规则，这些规则是集成电路制造厂家依照自己工艺特点而制定。
不同工艺，有不同设计规则。
设计者只有得到了厂家提供规则后来，才干开始设计。
版图在设计过程中要进行定期检查，避免错误积累而导致难以修改。
诸多集成电路设计软件均有设计版图功能，L-Edit软件版图设计软件协助设计者在图形方式下绘制版图。
对于复杂版图设计，普通把版图设计提成若干个子环节进行：
（1）划分为了将解决问题规模缩小，普通把整个电路划提成若干个模块。
（2）版图规划和布局是为了每个模块和整个芯片选取一种好布图方案。
（3）布线完毕模块间互连，并进一步优化布线成果。
（4）压缩是布线完毕后优化解决过程，她试图进一步减小芯片面积。
二、设计规定
1、规定：
用MOS器件来设计三输入与门电路。
2、内容：
用Tanner13.0软件进行电路原理图绘制，并进行瞬态分析。
3、用L-Edit软件进行电路版图制作及进行LVS匹配度检查。
三、设计原理
三输入与门有三个输入端A、B和C以及一种输出端F，只有当A端、B端和C端同步为高电平时输出才为高电平，否则输出都为低电平，即F=ABC。
与门真值表如表1所示。
表1与门真值表
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
由于本次是用CMOS管构建三输入与门，而CMOS管基本门电路有非门、与非门、或非门等，因此要想实现用CMOS管搭建出三输入与门电路，由关系式F=（（ABC）'）'可知可以用一种三输入与非门和一种反相器连接，这样就可以实现一种三输入与门电路。
本次设计就是用一种三输入与非门加一种反相器从而实现了三输入与门功能。
四、设计思路
4.1非门电路
CMOS非门即反相器是由一种N管和一种P管构成，P管源极接Vdd，N管源极接GND，若输入IN为低电平，则P管导通，N管截止，输出OUT为高电平。
若输入IN为高电平，则N管导通，P管截止，输出OUT为低电平。
从而该电路实现了非逻辑运算，构成了CMOS反相器。
CMOS反相器电路图如图1所示。
图1CMOS反相器电路图
尚有就是CMOS电路长处:
（1）微功耗。
CMOS电路静态电流很小，约为纳安数量级。
（2）抗干扰能力很强。
输入噪声容限可达到VDD/2。
（3）电源电压范畴宽。
多数CMOS电路可在3～18V电源电压范畴内正常工作。
（4）输入阻抗高。
（5）负载能力强。
CMOS电路可以带50个同类门以上。
（6）逻辑摆幅大（低电平0V，高电平VDD ）。
4.2三输入与非门电路
三输入CMOS与非门电路，其中涉及三个串联N沟道增强型MOS管和三个并联P沟道增强型MOS管。
每个输入端连到一种N沟道和一种P沟道MOS管栅极。
当输入端A、B、C中只要有一种为低电平时，就会使与它相连NMOS管截止，与它相连PMOS管导通，输出为高电平；仅当A、B、C全为高电平时，才会使三个串联NMOS管都导通，使三个并联PMOS管都截止，输出为低电平。
设计电路图如下图2所示。
图2CMOS与非门电路
如上图2中所示，设CMOS管输出高电平为“1”，低电平为“0”，图中三个串联NMOS管，三个并联PMOS管，每个输入端（A、B或C）都直接连到配对NMOS管（驱动管）和PMOS（负载管）栅极。
当三个输入中有一种或一种以上为低电平“0”时，与低电平相连接NMOS管仍截止，而PMOS管导通，使输出F为高电平，只有当三个输入端同步为高电平“1”时，PMOS管均导通，NMOS管都截止，输出F为低电平。
由以上分析可知，该电路实现了逻辑与非功能，即F=（ABC）'。
五、三输入与门电路设计
5.1原理图设计
一方面打开Tanner软件选取其中S-Edit子软件，进行原理图设计。
进入工作界面之后在菜单栏中选取File按钮然后选取New选项下面子选项Designer来建立新工程，点击OK之后就能进入工作界面，点击菜单栏中ADD按钮选取调出元件库，然后点击加载需要用到某些元件库,之后就可以进行原理图设计。
最后画好电路原理图如下图3中所示。
图3三输入与门电路原理图
5.2仿真分析
电路原理图画好之后接下来便是仿真分析了，Tanner软件提供了交流分析等几种分析模式。
然而本次咱们做是门电路，输入输出信号都是电平信号，研究是输入输出信号随时间变化关系，因此只需要做瞬态分析就行了。
一方面在已经设计好原理图中添加必要电源、电平信号，另一方面要进行比要参数设立，详细如图4、5中所示。
图4参数设立
图5参数设立
参数设立完毕后就可以进行原理图瞬时分析，分析成果如图6所示。
图6瞬时分析
六、版图设计
6.1PMOS管版图设计
由于L-Edit软件在进行电路版图设计之前一方面得进行元器件版图设计，而在本次电路中用到元器件有PMOS管和NMOS管，因此在画与门版图之前一方面要先绘制好PMOS管和NMOS管版图。
（1）打开L-Edit程序：
L-Edit会自动将工作文献命名为Layout1.tdb并显示在窗口标题栏上。
（2）另存为新文献：
选取执行File/SaveAs子命令，打开“另存为”对话框，在“保存在”下拉列表框中选取存贮目录，在“文献名”文本框中输入新文献名称。
（3）替代设立信息：
用于将已有设计文献设定（如格点、图层等）应用于当前文献中。
选取执行File/ReplaceSetup子命令打开对话框，单击“FromFile”栏填充框右侧Browser按钮，选取X：
\Ledit1.1\Samples\SPR\example1\lights.tdb文献，如下图7所示，单击OK就将lights.tdb文献中格点、图层等设定应用在当前文献中。
图7替代设立信息窗口
设立好这些之后其他都选取系统默认值就行，然后就可以开始元件版图绘制了。
一方面绘制PMOS管NWell层，在Layers面板下拉列表中选用NWell选项，再从Drawing工具栏中选取按钮，在Cell0编辑窗口画出横向24格纵向15格方形即为NWell，如图8中所示。
图8L-Edit工作窗口
画好NWell层之后然后再继续按照规则一步步绘制好Active层、PSelect层、Ploy层、ActiveContact层、Metal1层等，每设计好一层并将其摆放到规定位置，然后进行一次DRC检查，确认与否有错误，一切都无误之后就能
保存了，制作好PMOS版图如图9中所示。
图9PMOS管版图
6.2NMOS管版图设计
在PMOS管设计好并保存之后就能开始绘制NMOS管版图了，新建NMOS单元：
选取Cell/New命令，打开CreateNewCell对话框，在其中Newcellname栏中输入nmos，单击OK按钮。
绘制NMOS单元：
依照绘制PMOS单元过程，依次绘制Active图层、NSelect图层、Ploy图层、ActiveContact图层与Metal1图层，完毕后NMOS单元如图10中所示。
其中，Active宽度为14个栅格，高为5个栅格；Ploy宽为2个栅格，高为9个栅格；NSelect宽为18个栅格，高为9个栅格；两个ActiveContact宽和高皆为2个栅格；两个Metal1宽和高皆为4个栅格。
图10NMOS管版图
6.3与门版图设计
在前两步中分别已经做好了PMOS管和NMOS管版图设计，接下来就能开始进行与门版图搭建和连线了。
启动L-Edit程序，将文献另存为EX2，将文献lights.tdb应用在当前文献中，设定坐标和栅格。
复制单元：
执行Cell/Copy命令，打开SelectCelltoCopy对话框，将Ex1.tdb中nmos单元和pmos单元复制到Ex2.tdb文献中。
引用nmos和pmos单元：
执行Cell/Instance命令，打开SelectCellto
Instance对话框，选取nmos单元单击OK按钮，可以在编辑画面浮现一种nmos单元；再选取pmos单元单击OK，在编辑画面多余一种与nmos重叠pmos单元，可以用Alt键加鼠标拖曳办法分开pmos和nmos，如图11中所示。
图11元件引用
由于本次绘制与门电路需要用到4个PMOS管和4个NMOS管，因此上步中引用pmos和nmos单元分别需要进行四次，然后再进行元器件之间电路连接。
连接pmos和nmos漏极：
由于反相器pmos和nmos漏极是相连，可运用Metal1将nmos与pmos右边扩散区有接触点处相连接，绘制出Metal1宽为4个栅格、高为11个栅格，进行电气检查，没有错误，如图12中所示。
按照电路原理图一步一步将所有线路都连接好，然后再标出Vdd、GND节点以及输入输出端口A、B、C、F等节点。
例如标注Vdd和GND节点办法是单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一种与上方电源线重叠宽为39栅格、高为5个栅格方格后，将自动浮现EditObject（s）对话框，在“On”框下拉列表中选取Metal1，如图13中所示。
在Portname栏内键入Vdd，在TextAlignment选项中选取文字相对于框位置右边。
然后单击“拟定”按钮。
用同样方式标出GND、A、B、C以及F。
图13输入输出节点设立
放好上面所有节点标号之后最整个三输入与门电路版图就算做好了，接下来再进行单元名称修改。
执行Cell/RenameCell命令，打开RenameCellCell0对话窗口，将cell名修改为yumen。
最后画好完整版图如下图14中所示。
图14三输入与门电路版图
对版图进行界面观测，成果如图15所示。
图15版图界面观测
版图整体绘制完毕后进行版图仿真，详细参数设立如图16、17所示。
图16参数设立
图17参数设立
版图仿真成果如图18所示。
图18版图仿真成果
七、LVS比对
原理图与版图仿真结束后进行LVS匹配度检查，生成网表文献成果如图19、20所示，匹配成果如图21所示。
图19原理图生成网表文献
图20版图生成网表文献
图21LVS匹配成果
八、心得体会
本次课程设计在教师悉心指引，同窗们热情协助下，我已圆满完毕了本次课程设计规定。
从课题选取到详细构思和内容以及数据测试，我深刻体会到做事情不能暴躁，从电路原理图绘制到仿真，再到版图制作，每一步都要要细心仔细去完毕。
在这周时间所经历学习和生活，我深刻感受到教师精心指引和无私关怀，让我受益匪浅。
本次课程设计名称为“三输入与门电路设计”，通过本次课设使我对Tanner软件使用均有了更深刻理解，这将对我后来学习和工作带来莫大协助。
参照文献
[1]孙肖子,CMOS集成电路设计基本（第二版）[M].北京:
高等教诲出版社,.
[2]廖裕评，TannerPro集成电路设计与布局实战指引[M].科学出版社,.
升级会员 