电路原理图设计规范.docx

电路原理图设计规范.docx

《电路原理图设计规范.docx》由会员分享，可在线阅读，更多相关《电路原理图设计规范.docx（7页珍藏版）》请在冰豆网上搜索。

电路原理图设计规范

北京康吉森交通技术有限公司

——原理图设计规范

一、概述

设计一份规范的原理图对设计好PCB具有指导性意义，是做好一款产品的基础；对于铁路行业，产品的稳定可靠及安全性是我们研发人员的宗旨；本文档的目的在于规范硬件开发人员进行原理图设计时的一些注意事项和设计原则。

二、原理图设计

原理图的设计流程分为器件选择，原理封装设计，原理设计，PCB封装指定，原理图整理，原理图检查。

1、器件选型：

在进行器件选型时，应依据以下原则选定器件：

（1）、功能适合性：

既保证冗余性，又不会造成大的浪费。

例如电源芯片（峰值的30%余量）和FPGA/CPLD芯片等（考虑芯片资源，器件功率，电容耐压值）。

（2）、开发延续性：

对于同一功能的器件，采用原有设计的升级芯片。

选型芯片，考虑技术支持和驱动程序设计。

（3）、焊接可靠性：

器件封装不能影响焊接、调试和维修，接插件的选择要保证接口可靠、安装方便。

（4）、布线方便性：

封装的选择决定着器件的布局和布线方式。

（5）、器件通用性：

可替换种类越多越好，避免停产等。

尽量选用公司内部常用的器件。

（6）、采购便捷性：

器件用量大，采购周期短。

（7）、性价比的考虑

2、原理图封装设计：

（1）、管脚指定：

进行新封装设计时，必须把管脚归类放置，电源放在顶部，地放置在底部，输入放在左边，输出放置在右边。

同一接口的各个管脚要放在一起，方便绘图和检查。

如单片机的PA口、PB口，PCI总线，RAM接口等。

（常用芯片调用公司内部的标准库）

（2）、管脚命名：

对于低有效的管脚命名应该使用“\”，如：

“R\S\T\”表现为

。

对于总线管脚，直接命名为XX_AD0、XX_AD1依此类推。

不使用隐藏管脚功能。

（3）、封装设计：

原理封装应该保持器件尺寸的合理性，便于原理图设计。

管脚过多的芯片，应按照功能模块分成若干部分进行设计。

（4）、PCB封装：

PCB封装必须根据原理图封装及器件手册具体尺寸设计；命名最好以datasheet规定的标准来命名。

（5）、器件属性：

芯片型号的尾缀必须写全，对于阻容器件需要标明耐压值、精度等

3、原理设计：

（1）、功能模块的划分：

在确定方案后，首先划分功能模块。

相同模块放置在同一页内，页面大小最好不要超过A3（最大为A4）型。

各功能块布局要合理，页面布局均衡，避免有些地方很挤，而有些地方很松。

同一页面有两个以上模块时，应用虚线框区分。

（2）、信息标注：

对于跳线开关或跳线电阻等，必须进行文本功能原理标识。

对于接口，应该提供接口信号定义说明。

对于上下拉电阻选择不同功能时，应该提供功能说明，例如IIC地址的选择，应该提供选择后的IIC地址。

（3）、符号的使用：

数字地使用DGND网络名，并使用

符号表示，其他数字地网络如均使用此符号。

模拟地使用AGND网络名，并使用

符号表示，其他模拟地网络均使用此符号。

机壳地使用EARTH网络名，并使用

符号表示。

数字电源必须以VCC开始，使用

符号表示。

例如VCC_3V3、VCC_5V等。

模拟电源必须以VA开始，并使用

符号表示。

例如VA_5V等。

分页设计时，使用

表示输入管脚、

表示输出管脚、

表示双向管脚。

（4）、命名规则：

在分页设计时，网络的输入输出标识名优先网络名，所以最好保持输入输出标识名与网络名保持一致。

网络名命名以字母数字和下划线命名。

关键信号必须增加网络名，最好指定每一条信号线的网络名以便于布线。

网络名以信号源端为命名标准。

器件名应如下：

芯片U；电阻R；电容C；过孔接插件JP；表贴接插件JS；有源时钟OSC；无源时钟CRY；测试点TP；电感L；二极管、LEDD；其它根据实际情况选择第一个英文首字母。

IC类器件，如果需要增加插座，应在标准名称后增加“Socket”标识，方便工艺人员进行整理。

标称值

对于电容3.3uF，33pF。

第一个字母小写，第二个字母大写

对于电阻33R33欧姆，4.7K1%表示精度为1％的4.7K电阻

对于不安装器件33RN/A表示不安装器件

（5）、设计规则：

<1>电容器的使用：

对于滤波电容，应该文字标识使用目标，和放置定义。

并遵守就近放置原则，便于布线时滤波电容的放置。

高频区的退耦电容要选低ESR（等效串连电阻）的电解电容或钽电容；退耦电容容值确定时在满足纹波要求的条件下选择更小容值的电容，以提高其谐振频率点。

各芯片的电源都要加退耦电容，同一芯片中各模块的电源要分别加退耦电容；如为高频则须在靠电源端加磁珠／电感。

如在原理图中使用直插电解电容要尽量统一容值和耐压值。

若使用在继电器时，最好在其接点两端并接RC火花抑制电路，减小电火花影响：

<2>保护器件的使用：

对输入输出的信号要加相应的滤波/吸收器件；必要时加硅瞬变电压吸收二极管、压敏电阻SVC或者TVS管等（推荐TVS管）。

所有的对外接口都需要加入ESD元件，例如VGA，BNC，RS485，RS232，NET等等。

电源部分需要加入不同截止频率的电容，加入EMI和ESD元件。

CAN通信接口最好使用高速光耦隔离。

在使用继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰：

<3>电源，地的分割：

对于AD，DA等混合信号芯片，一般使用磁珠进行电源或地的隔离，并说明芯片底部电源层分割说明，以便于PCB布线时的分割。

要注意机壳地与数字地要分开，不能连接在一起。

<4>高速信号设计：

在高频信号输出端串入端接电阻。

对于端接电阻，原理图应该反映布线位置，例如串行端接，应该就近放置在信号的源端，并行端接应该放置在信号的终端。

将所有芯片的电源和地引脚全部利用。

在一些高速时钟/数据部分要注明等长，数据和时钟在传输过程中出现完整性问题。

长距离的数字信号线要加入串行端接电阻，阻值根据实际情况决定，一般取值为33欧姆。

标识关键网络，如线宽，最短，最长长度等。

对于差分信号应该说明差分信号的间距要求，对于SDRAM，应该说明布线规则。

<5>接插件：

在设计接插件接口的时候电源和GND之间至少要有一个pin的间隔，避免短路；对于大电流最好多用几个引脚。

<6>时钟：

有源晶振的去耦电容使用0.1uF和1nF的并联，并且靠近晶振的电源pin。

可动元件（如继电器）工作状态，原则上处于开断，不加电的工作位置。

<7>I/O：

芯片的I/O端口不可以直接接入GND，需要串接一个2K的电阻。

上拉电阻的一般值为4.7K，下拉电阻的一般取值为2K。

未使用的input接口（门电路等）需要通过上拉电阻或者下拉电阻固定电平。

CPLD的I/O的输出需要增加端接电阻，端接电阻取值一般为33R。

<8>电源设计：

输出电流小于1A的，可以使用LDO作为电压转换器件。

输出电流大于1A，必须使用DC/DC，推荐使用公司的DC/DC模块电源。

<9>其他：

在进行原理图设计是要注意IC的上电顺序，一般为core先上电，I/O后上电；若使用按键，按键的接触pin要并联0.01uF的电容（防静电）。

4、PCB封装指定：

必须为每个器件指定封装。

对于同一封装器件进行器件区分。

例如0805，使用R0805，C0805，D0805来区别电阻，电容和二极管。

相应的库最好是R0805使用全包围矩形，C0805使用椭圆短边，D0805使用一边粗线，三边细线的封装，便于检查。

三、原理图整理

1、字符要求：

（1）、元器件标识：

所有器件标识必须统一、整洁，字体按软件默认设置即可。

（2）、网络名称：

所有网络名称必须统一、整洁，字体按软件默认设置即可。

（2）、说明文字：

所有说明文字必须统一、整洁，字体按软件默认设置即可。

2、器件属性：

原理图上的任何一个器件，必须指定PartReference、Value、PCBFootprint、三个属性。

3、页面信息：

页面标识表格如下图：

4、网格要求

对准网格，一般按软件设置的默认网格即可。

四、原理图检查

1、原理检查：

完成原理图设计后，如果不需要复用以前的布线资源，首先应该重新命名器件标号，先“复位标号”，然后“静态注释”。

（或者按模块标注）

主要检查有无网络重名，总线网络标识是否正确，有无错误的节点，全局网络名称是否正确，电源和地的名称是否正确等。

如图执行检查命令：

2、BOM检查：

统一表示原理图中器件的标称值，47uF和47UF，在BOM中，会被当成不同的器件。

器件标称值接近的器件，是否可以合并为同一种标称值的器件。

尤其是上拉电阻。

有源器件的名称要标准，根据数据手册进行核对，保证可以通过器件名称直接进行采购。

生成BOM表时，需要把附加的器件信息增加到BOM表中。

欢迎您的下载，

资料仅供参考！

致力为企业和个人提供合同协议，策划案计划书，学习资料等等

打造全网一站式需求