智能仪器大作业.docx
《智能仪器大作业.docx》由会员分享,可在线阅读,更多相关《智能仪器大作业.docx(20页珍藏版)》请在冰豆网上搜索。
![智能仪器大作业.docx](https://file1.bdocx.com/fileroot1/2022-10/11/b84ada3d-aec9-4ad2-bc4d-059da686489d/b84ada3d-aec9-4ad2-bc4d-059da686489d1.gif)
智能仪器大作业
课程名称:
数据采集与智能仪器
姓 名:
学号:
班级:
《数据采集与智能仪器》课程考核(大作业)
武汉理工大学信息学院
参考书赵茂泰《智能仪器原理及应用》(第三版)电子工业出版社
程德福《智能仪器》(第二版)机械工业出版社
第1章 概述
本章要求掌握得内容:
智能仪器分类、基本结构及特点、智能仪器设计得要点
考试题(10分)
1智能仪器设计时采用CPLD/FPGA有哪些优点?
第2章数据采集技术
本章要求掌握得内容:
数据采集系统得组成结构、模拟信号调理、A/D转换技术、高速数据采集与传输、D/A转换技术、数据采集系统设计
考试题(30分)
1设计一个MCS-51单片机控制得程控增益放大器得接口电路。
已知输入信号小于10mv,要求当输入信号小于1mv时,增益为1000,而输入信号每增加1mv时,其增益自动减少一倍,直到100mv为止。
(15分)
评分标准:
正确设计硬件电路图(5分);正确编写控制程序(5分);完成仿真调试,实现基本功能(5分);
2运用双口RAM或FIFO存储器对教材中图2—22所示得高速数据采集系统进行改造,画出采集系统电路原理图,简述其工作过程。
(15分)
评分标准:
正确设计硬件电路图(10分);正确描述工作过程(5分);
第3章人机接口
本章要求掌握得内容:
键盘;LED、LCD、触摸屏
考试题(30分)
1设计8031单片机与液晶显示模块LCM-512—01A得接口电路,画出接口电路图并编写上下滚动显示XXGCXY(6个大写英文字母)得控制程序(包含程序流程图)。
评分标准:
正确设计硬件电路图(10分);正确画出程序流程图(5分);正确编写控制程序(5分);完成仿真调试(10分)
第4章数据通信
本章要求掌握得内容:
RS232C、RS485串行总线,USB通用串行总线,PTR2000无线数据传输
考试题(30分)
1设计PC机与MCS—51单片机得RS232C数据通信接口电路(单片机端含8位LED显示),编写从PC机键盘输入数字,在单片机得6位LED上左右滚动显示得通信与显示程序。
评分标准:
正确设计硬件电路图(5分);正确画出程序流程图(5分);正确编写单片机通信程序(5分);在开发系统上运行,实现基本功能(10分);制作实物,实现基本功能,效果良好(5分).
第1章 概述
考试题(10分)
1 智能仪器设计时采用CPLD/FPGA有哪些优点?
答:
FPGA/CPLD芯片都就是特殊得ASIC芯片,她们除了ASIC得特点之外,还有以下优点:
(1)随着VLSI工艺得不断提高,FPGA/CPLD得规模也越来越大,所能实现得功能越来越强可以实现系统集成;
(2)FPGA/CPLD得资金投入小,研制开发费用低;(3)FPGA/CPLD可反复得编程、擦除、使用或者在外围电路不动得情况下用不同得EPROM就可实现不同得功能;(4)FPGA/CPLD芯片电路得实际周期短;(5)FPGA/CPLD软件易学易用,可以使设计人员更能集中精力进行电路设计。
FPGA/CPLD适合于正向设计,对知识产权保护有利。
第2章数据采集技术
考试题(30分)
1、设计一个MCS—51单片机控制得程控增益放大器得接口电路。
已知输入信号小于10mv,要求当输入信号小于1mv时,增益为1000,而输入信号每增加1mv时,其增益自动减少一倍,直到100mv为止.(15分)
评分标准:
正确设计硬件电路图(5分);正确编写控制程序(5分);完成仿真调试,实现基本功能(5分);
1.设计原理及简介
程控放大器利用选通开关,控制放大器得反馈电阻阻值,实现改变放大倍数得原理工作。
这里采用两片8选1模拟开关器件CD4051作为放大器反馈电阻选择开关,通过两两电阻并联得到32种放大倍数。
下面有程序将电阻组合一一列出并与芯片引脚相对应
然后就是单片机P0口控制液晶显示器得输出
采用TLC549作为A/D转换芯片,在仿真图左上方。
这里通过A/D转换将模拟输入量转换成数字量串行输出,通过P2、5输入。
2.硬件电路图
3.程序框图
4.程序
#include"reg51、h”
#include "intrins、h"
#define ucharunsignedchar
#defineuintunsigned int
sbit cs = P3^5;
sbitintr=P3^4;
sbitwr=P3^ 6;
sbit rd= P3^7;
sbit a1= P1^0;
sbit a2=P1^1;
sbit a3= P1^ 2;
sbita4=P1 ^3;
sbit a5 =P1^4;
sbit a6=P1^5;
uchard[4];
/*****************************************
延时
*****************************************/
voiddelayms(ucharn)
{
ﻩuchar i, j;
ﻩfor(i=0; i<n;i++)
ﻩfor (j = 0;j< 110;j++);
}
/*****************************************
AD转换
*****************************************/
ucharadctrans()
{
cs = 0;
ﻩwr=1;
_nop_();
ﻩwr=0;
_nop_();
wr =1;
ﻩdelayms
(1);
//读取转换后得值
P2=0xff;
ﻩrd=1;
_nop_();
ﻩrd=0;
_nop_();
ﻩd[0]= P2;
ﻩ_nop_();
ﻩrd =1;
ﻩ_nop_();
ﻩwr=1;
_nop_();
wr =0;
_nop_();
wr=1;
delayms
(1);
//读取转换后得值
ﻩP2=0xff;
ﻩrd =1;
ﻩ_nop_();
ﻩrd =0;
_nop_();
ﻩd[1]=P2;
ﻩrd=1;
ﻩwr=1;
_nop_();
wr=0;
_nop_();
ﻩwr=1;
delayms(1);
//读取转换后得值
ﻩP2=0xff;
ﻩrd=1;
ﻩ_nop_();
ﻩrd=0;
ﻩ_nop_();
d[2]=P2;
rd = 1;
ﻩwhile
(1)
ﻩ{
if (d[0]ﻩreturnd[1];
ﻩﻩd[0]=d[1];
ﻩd[1]=d[2];
wr =1;
ﻩﻩ_nop_();
ﻩwr=0;
ﻩ_nop_();
ﻩﻩwr= 1;
delayms(1);
//读取转换后得值
P2=0xff;
rd= 1;
ﻩ_nop_();
ﻩrd =0;
ﻩﻩ_nop_();
ﻩd[2]=P2;
ﻩﻩrd=1;
}
}
/*****************************************
主函数
*****************************************/
voidmain()
{
uchara;
ﻩa4=0;
ﻩa5=0;
ﻩa6 =0;
a =adctrans();
ﻩwhile
(1)
{
wr= 1;
ﻩ_nop_();
wr =0;
ﻩﻩ_nop_();
ﻩwr = 1;
ﻩdelayms
(1);
ﻩﻩ//读取转换后得值
P2=0xff;
rd = 1;
ﻩ_nop_();
ﻩﻩrd =0;
ﻩ_nop_();
d[3]= P2;
ﻩ_nop_();
ﻩﻩrd= 1;
ﻩﻩif(d[3]>a)
ﻩﻩﻩa = d[3];
ﻩﻩif (a〈=25)
{
ﻩﻩa1=0;
ﻩa2 =0;
ﻩﻩa3=0;
ﻩﻩ}
ﻩelseif (a <=51)
{
ﻩa1=1;
ﻩﻩa2 =0;
ﻩﻩa3= 0;
ﻩ}
elseif(a<=76)
{
ﻩa1=0;
ﻩﻩﻩa2=1;
ﻩﻩa3=0;
ﻩﻩ}
elseif(a<= 102)
ﻩﻩ{
ﻩa1=1;
ﻩa2 =1;
ﻩa3 = 0;
ﻩﻩ}
elseif(a 〈=127)
ﻩ{
ﻩa1=0;
ﻩﻩﻩa2= 0;
ﻩﻩa3 =1;
ﻩ}
elseif (a<=153)
{
ﻩﻩa1= 1;
ﻩﻩa2=0;
ﻩﻩﻩa3=1;
ﻩ}
elseif(a<=178)
{
ﻩa1 = 1;
ﻩa2 = 0;
ﻩa3 = 1;
ﻩﻩa4= 1;
ﻩ}
ﻩﻩelseif(a〈=204)
{
ﻩﻩa1=1;
ﻩﻩa2=0;
ﻩﻩa3 =1;
ﻩﻩa4=0;
ﻩﻩa5= 1;
ﻩ}
ﻩﻩelseif(a<=229)
ﻩﻩ{
ﻩﻩa1=1;
ﻩa2=0;
ﻩﻩﻩa3=1;
a4=1;
ﻩﻩa5 = 1;
ﻩ}
ﻩelseif (a<= 255)
ﻩ{
ﻩﻩa1=1;
a2=0;
ﻩa3=1;
ﻩa4=0;
ﻩa5=0;
ﻩa6=1;
ﻩ}
ﻩ}
}
5。
仿真结果
图1波形显示情况
2、运用双口RAM或FIFO存储器对教材中图2-22所示得高速数据采集系统进行改造,画出采集系统电路原理图,简述其工作过程。
(15分)
评分标准:
正确设计硬件电路图(10分);正确描述工作过程(5分)
1。
硬件电路图
2。
工作过程
IDT7206就是IDT公司容量为16K×9得且引脚功能完全兼容得串行FIFO双端口RAM单向得FIFO双端口存储器。
因为就是一个FIFO(先入先出)存储器,所以没有绝对地址得概念,只有读指针与写指针得相对位置。
当相对位置为0时,表明存储器空;为所用得存储器得容量时,表明存储器已满。
AD7677为ADI公司研制得16位、1MSPS得高速A/D转换器。
采集系统得原理图如上图所示。
用一片AD7677与两片IDT7206构成了一个16位得、最高采样频率可达1MHz、每组最大采样点数为16K得数据采集系统。
若要增加采集样本长度,只需要换IDT7206即可,其硬件得连接方式基本不变。
在此系统中单片机得作用只就是控制何时采样,以及采样完成后对采样数据得处理,在采样过程中,单片机无须任何干预。
至于一次采集多少次,可以由硬件决定,也可以有软件控制。
在中断中,单片机首先关闭采样脉冲信号(使P1、 1输出为0),然后把每一点数据分两次分别从
IDT7206(存低位)与IDT7206(存高位)读出,进行处理。
每组数据得数量应该由程序计数判断,当然也可以利用IDT7206得EF标志进行查询判断。
在进行第二组数据得采集前,最好将IDT7206先复