触发器要点.docx
《触发器要点.docx》由会员分享，可在线阅读，更多相关《触发器要点.docx（12页珍藏版）》请在冰豆网上搜索。
触发器要点
第四章触发器知识要点
1、触发器的概念、特点
每个触发器是用来存储1位二进制信息。
（虽然有2个输出端，但正常情况Q和Q’的值是关联的，触发器存储的是1位信息：
0状态或1状态。
）
2、定义：
触发器的输出状态：
正常情况：
（两个输出端Q和Q’的值是关联的）
①0状态（Q=0同时Q’=1）
②1状态（Q=1同时Q’=0）
非正常情况：
（Q和Q’的值是非关联的）
①0*状态（Q=0同时Q’=0）
②1*状态（Q=1同时Q’=1）
3、定义：
触发器的初态（上一个状态）和次态（下一个状态）：
触发器具有记忆功能，任何时刻都具有一个状态值，可能为0状态，亦或为1状态。
在每个动作时刻（时钟同步触发下），触发器的输出状态会发生改变，变化前触发器原来存储的状态叫初态，动作后触发器改变的状态叫次态。
功能表所示中Q对应初态，Q*对应次态。
（有些资料里初态用Qn、次态用Qn+1表示）
输入信号
初态
次态
功能
SD
RD
Q
Q*
1
0
0
1
置1
1
0
1
1
0
1
0
0
置0
0
1
1
0
0
0
0
0
保持
0
0
1
1
1
1
0
0*
不允许
1
1
1
0*
注意：
表中Q、Q*的取值都是对应上述2定义的触发器的输出状态值，输出状态正常时，该值与Q端信号逻辑一致。
4、触发器输入有效
电路中，任何一个输入变量都有两种输入可能：
0或1，分别表示两种相反的信息，例如：
有按键按下，相应的输入为1，则输入为0表示无按键按下；也可以有按键按下，相应的输入为0，无按键按下相应的输入为1。
用1表示有按键按下的，这种电路我们称为输入高有效，用0表示有按键按下的，这种电路我们称为输入低有效。
下图（a）（b）两个功能表中SD、RD为高有效输入，SD′、RD
′为低有效输入。
输入信号
初态
次态
功能
SD
RD
Q
Q*
1
0
0
1
置1
1
0
1
1
0
1
0
0
置0
0
1
1
0
0
0
0
0
保持
0
0
1
1
1
1
0
0*
不允许
1
1
1
0*
图a高有效输入基本RS触发器
输入信号
初态
次态
功能
SD′
RD
′
Q
Q*
0
1
0
1
置1
0
1
1
1
1
0
0
0
置0
1
0
1
0
1
1
0
0
保持
1
1
1
1
0
0
0
1*
不允许
0
0
1
1*
图b低有效输入基本RS触发器
注：
基本RS触发器的动作特点是，直接由相应的输入信号决定动作后的输出值，不受时钟CLK同步。
5、各种功能和动作特点的触发器
（1）CLK高电平触发的同步RS触发器（受时钟CLK同步,，CLK=1期间动作，Q*取决于CLK=1期间的S、R信号）
CLK
SR
Q
Q*
功能
0
××
0
0
保持
0
××
1
1
1
00
0
0
保持
1
00
1
1
1
10
0
1
置1
1
10
1
1
1
01
0
0
置0
1
01
1
0
1
11
0
1*
不允许
1
11
1
1*
图cCLK高电平触发的同步RS触发器（受时钟CLK同步）
（2）CLK低电平触发的同步RS触发器（受时钟CLK同步，CLK=0期间动作，Q*取决于CLK=0期间的S、R信号）
CLK
SR
Q
Q*
功能
1
××
0
0
保持
1
××
1
1
0
00
0
0
保持
0
00
1
1
0
10
0
1
置1
0
10
1
1
0
01
0
0
置0
0
01
1
0
0
11
0
1*
不允许
0
11
1
1*
图dCLK低电平触发的同步RS触发器（受时钟CLK同步）
（3）CLK高电平触发的同步D触发器（受时钟CLK同步，CLK=1期间动作，Q*取决于CLK=1期间的D信号）
CLK
D
Q
Q*
功能
0
×
0
0
保持
0
×
1
1
1
0
0
0
置0
1
0
1
0
1
1
0
1
置1
1
1
1
1
图eCLK高电平触发的同步D触发器（受时钟CLK同步）
（4）CLK脉冲触发的RS触发器（受时钟CLK同步，CLK下降沿动作，但Q*取决于CLK=1期间的S、R）
CLK
SR
Q
Q*
功能
×
××
×
Q
保持
00
0
0
保持
00
1
1
10
0
1
置1
10
1
1
01
0
0
置0
01
1
0
11
0
1*
不允许
11
1
1*
图fCLK脉冲触发的RS触发器（受时钟CLK同步，CLK下降沿动作，但Q*取决于CLK=1期间的S、R）
（5）CLK脉冲触发的JK触发器（受时钟CLK同步，CLK下降沿动作，但Q*取决于CLK=1期间的J、K）
CLK
JK
Q
Q*
功能
×
××
×
Q
保持
00
0
0
保持
00
1
1
10
0
1
置1
10
1
1
01
0
0
置0
01
1
0
11
0
1
翻转
11
1
0
图gCLK脉冲触发的JK触发器（受时钟CLK同步，CLK下降沿动作，但Q*取决于CLK=1期间的J、K）
（6）CLK上升沿触发的D触发器（受时钟CLK同步，CLK上升沿动作，Q*只取决于CLK上升沿到来前瞬间的D）
CLK
D
Q
Q*
功能
×
×
×
Q
保持
↑
0
0
0
置0
↑
0
1
0
↑
1
0
1
置1
↑
1
1
1
图hCLK上升沿触发的D触发器（受时钟CLK同步，CLK上升沿动作，Q*只取决于CLK上升沿到来前瞬间的D）
（7）CLK下降沿触发的D触发器（受时钟CLK同步，CLK下降沿动作，Q*只取决于CLK下降沿到来前瞬间的D）
CLK
D
Q
Q*
功能
×
×
×
Q
保持
↓
0
0
0
置0
↓
0
1
0
↓
1
0
1
置1
↓
1
1
1
图iCLK下降沿触发的D触发器（受时钟CLK同步，CLK下降沿动作，Q*只取决于CLK下降沿到来前瞬间的D）
（8）CLK下降沿触发的JK触发器（受时钟CLK同步，CLK下降沿动作，Q*只取决于CLK下降沿到来前瞬间的J、K）
CLK
J
K
Q
Q*
功能
×
×
×
×
Q
保持
↓
0
0
0
0
保持
↓
0
0
1
1
↓
1
0
0
1
置1
↓
1
0
1
1
↓
0
1
0
0
置0
↓
0
1
1
0
↓
1
1
0
1
翻转
↓
1
1
1
0
图jCLK下降沿触发的JK触发器（受时钟CLK同步，CLK下降沿动作，Q*只取决于CLK下降沿到来前瞬间的J、K）
（9）CLK上升沿触发的JK触发器（受时钟CLK同步，CLK上升沿动作，Q*只取决于CLK上升沿到来前瞬间的J、K）
CLK
J
K
Q
Q*
功能
×
×
×
×
Q
保持
↑
0
0
0
0
保持
↑
0
0
1
1
↑
1
0
0
1
置1
↑
1
0
1
1
↑
0
1
0
0
置0
↑
0
1
1
0
↑
1
1
0
1
翻转
↑
1
1
1
0
图kCLK上升沿触发的JK触发器（受时钟CLK同步，CLK上升沿动作，Q*只取决于CLK上升沿到来前瞬间的J、K）
说明：
1比较以上各种逻辑符号所示触发器，可以发现它们可以按照动作特点分类成基本（异步）触发器、CLK电平触发的触发器、CLK脉冲触发的触发器（主从结构触发器）、CLK边沿触发的触发器。
②比较以上各种逻辑符号所示触发器，可以发现它们可以按照功能分类成RS触发器、D触发器、JK触发器、T触发器、T′触发器等。
a——不考虑基本RS触发器，凡是在时钟的同步下具有“保持、置1、置0、不允许”功能的触发器，叫做RS触发器。
表1RS触发器的特性表
SR
Q
Q*
功能
00
0
0
保持
00
1
1
10
0
1
置1
10
1
1
01
0
0
置0
01
1
0
11
0
1*
不允许
11
1
1*
图1.1Q*的卡诺图
将卡诺图化简，可得到逻辑关系式（RS触发器的特性方程）
RS触发器状态转换图：
图1.2SR触发器的状态转换图
b——凡是在时钟的同步下具有“保持、置1、置0”功能的触发器，叫做D触发器。
（特性方程、特性表、状态转换图略）
3.D触发器
表2D触发器的特性表
D
Q
Q*
0
0
0
0
1
0
1
0
1
1
1
1
根据特性表可以写出D触发器的特性方程为:
D触发器的状态转换图:
c——凡是在时钟的同步下具有“保持、置1、置0、翻转”功能的触发器，叫做JK触发器。
表JK触发器的特性表
J
K
Q
Q*
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
0
根据表4.5.2可以得到JK触发器的特性方程:
JK触发器的状态转换图:
图JK触发器的状态转换图
d——凡是在时钟的同步下具有“保持、翻转”功能的触发器，叫做T触发器。
表T触发器的特性表
T
Q
Q*
0
0
0
0
1
1
1
0
1
1
1
0
根据特性表可得到T触发器的特性方程为
T触发器的状态转换图:
e——凡是在时钟的同步下只具有“翻转”功能的触发器，叫做T’触发器。
（T=1时的T触发器为T’触发器）
表T’触发器的特性表
T’
Q
Q*
1
0
1
1
1
0
根据特性表可得到T’触发器的特性方程为
T触发器的状态转换图:
图T’触发器的状态转换图
升级会员 