多功能数字钟电路报告.docx
《多功能数字钟电路报告.docx》由会员分享，可在线阅读，更多相关《多功能数字钟电路报告.docx（8页珍藏版）》请在冰豆网上搜索。
多功能数字钟电路报告
一、设计总体思路 1
1．1．1、晶体振荡电路及分频器电路 1
1．1．2、时间计数器电路 1
1．1．3、译码驱动电路以及LED显示电路 1
1．1．4、校时电路 1
1．1．5、整点报时电路 2
二、工作流程图 2
三、单元电路设计 3
3．1．1、时间脉冲电路 3
3．1．2、计数电路 4
3．1．3、LED显示译码电路 7
3．1．4、校时电路 7
3．1．5、整点报时电路 8
四、总电路图 9
五、电路的安装调试 10
六、故障分析与改进 11
七、心得体会 11
八、附录（元件清单） 12
九、参考文献 13
一、设计总体思路
1．1．1、晶体振荡电路及分频器电路：
数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
1．1．2、时间计数器电路：
时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器以及是时个位和时十位计数器电路构成。
（1）六十进制计数电路。
秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器
（2）二十四进制计数电路。
时个位和时十位计数为24进制计数器。
1．1．3、译码驱动电路以及LED显示电路：
译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。
需要注意的是译码驱动电路的选择和数码管LED要配套使用。
用74LS48为高电平输出有效，对应选择LED为共阴极数码管。
若选用74LS47，则选择LED为共阳极数码管。
1．1．4、校时电路：
数字钟在启动及运行的过程中，每当与标准的实际时间不相符时，需要对数字钟显示系统按标准时间进行校正。
自动校时电路，只需要人按下开关，计数器因为有脉冲输入自动增长，当计数到标准时间时，再打开开关。
1．1．5、整点报时电路：
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒，其作用方式是发出连续或有节奏的音频声波，较复杂的电路也可以实现语音提示。
2、工作流程图
电路的工作原理：
振荡器产生的标准秒脉冲信号作为数字钟的振源。
秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。
计数器的输出经译码器送显示器。
计时出现误差时电路进行校时、校分、校秒。
由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路，整点报时电路五大部分组成。
下面将对各部分电路进行设计:
3、单元电路设计
3．1．1、时间脉冲产生电路
振荡电路由555构成的自激多谐振荡器直接产生5551Hz时钟脉冲频率。
图3555定时器
注:
电路中R2可选为可调电阻，我们可以通过调节R2的阻值获得所需的1H的秒脉冲，而需要采用分频电路。
3．1．2、计数电路
数字钟的计数电路是用两个六十进制计数电路和一个二十四进制计数电路实现的。
数字钟的计数电路的设计可以用反馈清零法。
当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。
以六十进制为例，当计数器从00，01
02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
下面将分别介绍60进制计数器和24进制计数器。
（1）四位二进制同步计数器74LS160
1）结构
74LS160为中规模集成的4位同步二进制计数器，具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。
异步置零即只要RD出现低电平，触发器立即被置零，不受CP的控制。
2）功能
异步清除：
当清除端RD=0，各触发器的输出端QA~QD就全部被复位为0状态，计数器的输出呈现“0000”状态。
此时与其它输入端状态（包括CP时钟信号）均无关。
同步预置（送数）：
计数器具有并行输入数据的功能。
当LD=0，R=1时，计数器执行并行送数，在置数输入端A、B、C、D预置某个外加的数据，在CP脉冲上升沿来到时，输出端即反映输入数据的状态。
3）计数
当LD=RD=EP=ET）=1时，计数器执行计数。
设计数器的初始状态QDQCQBQA=0000，当第十五个计数脉冲作用后，计数器状态为“1111”，进位输出QCC=TQAQBQCQD为1，表示已计满，当第十六个计数脉冲作用后，计数器恢复到初始的全零状态。
74161的功能表如
（2）六十进制计数器
74LS160构成六十进制计数器如下图所示，六十进制采用异步清零的方法；用个位的进位信号来控制十位EP.ET使能端来控制计数，当十位的计数器QA、QB、QC、QD,出现0110即60时通过与非门产生低电平信号送给清零端CLR，同时通过非门分（时）输出进位信号，这个电路可以作为秒、分计数器。
（3）二十四进制计数电路
设计方法和六十进制计数相同，差别仅在于与非门判断计数到24给出清零信号使计数器变为“0”。
（4）七进制计数电路
显示星期电路，使用置数端，当七的信号经过门电路组合出来给置数端一个低电平实现置一。
3．1．3、LED显示译码电路
译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。
需要注意的是译码驱动电路的选择和数码管LED要配套使用。
用74LS48为高电平输出有效，对应选择LED为共阴极数码管。
3．1．4、校时电路
如下图所示，校时电路自动校时，当按下开关C就使得脉冲停止输入，实现数字钟的暂停功能，开关D是对分进行校正，开关E是对时进行校正。
开关F对扩展功能星期进行校正。
3．1．5、整点报时电路
整点报时电路是当数字钟计时到59分50秒，就开始报时，一直到00分00秒的时候停止报时，并且在59分50，52，54，56，58是发出500hz的报警声，整点分向时进位时发出1000hz的报警声。
四、总电路图
五、电路的安装与调试
电路的安装与调试是整个课程设计的关键，设计的成功与否就在于是能够调试出结果。
5．1．1、前期准备工作
领到实验器材后不是马上接线，而是要仔细检查和测量元件和实验板的好坏，将检查出的坏线分到一边，将电路板上的不能用的孔记录下来，为以后接线打好基础。
5．1．2、接线，模块的安装
首先是计数电路的接线与调试，将两个六十进制，一个二十四进制电路用六块74LS160接好，确定每个单元模块能够正常显示之后再实现秒向分和分向时的进位。
数字钟的实现关键在于模块与模块之间的进位。
如果是同步置数，则将秒计数器59的输出端通过与非门给秒自身计数器LD端清零，时计数器的23的输出端给时计数器的LD端清零，如果是异步清零，则需要将清零信号往后延迟一秒，也就是说秒计数器的60的输出通过与非门给CLR端清零，时计数器24的输出通过与非门给时计数器的CLR端清零。
然后是校时电路的接入，这个过程需要理解开关的接法，同时需要理解计时模块的CP端是怎样通过与门进行自动校时和手动校时的。
最后是整点报时电路的接入。
六、故障分析与电路改进
总电路接好之后，查看是否出现异常情况。
看电路能不能计时，能不能进位，能不能校时，整点报时。
如果发现错误，先进行理论分析，确定问题发生的根源，然后再根据理论分析，对电路进行故障排查，如此反复调试。
直到电路运行正确为止。
例如当译码器不是按正常的顺序计数，而是每隔两脉冲显示（即按1，3，5，7，9显示）理论分析是ABCD号码显示管的A管脚没有接入到译码器端，分析之后再检查A管脚是否松动或线接触不良，最后就能很快的解决问题。
七、心得体会
第一周的模拟仿真，使我这个很少用电脑的人体会到了电脑的方便，而且还使我学会用一个画图的的软件，第二周的接线使我体会到理论与实际差别很大，电脑上用软件仿真的结果在实际接线有很大的差距，课本上的东西是死的，只有把课本上的东西运用到实际当中才是学到手。
以前学数电觉得是一门很容易懂的学科，也是一门很简单的学科，就拿74LS160芯片来说，它与74LS161的芯片的管脚功能是完全一样的，书上也例举了很多十进制以内的计数器的接法，原理都一样，可真正按照书上接好的时候却得不到结果。
74LS160也可以同74LS161一样同步置数，异步清零。
如果没有理解好这一点，就很有可能出错。
调试电路板时，其原理、元件、线路、电路板任何一个地方都可能出故障，任何一个故障都使得结果和预想的结果不一样。
认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
使我感触最深的是接线过程中认识到的实践与理论的差别，就比如说，当把第一芯片74LS160的进位端给下一个芯片的使能端，理论上是可以正常计数的，但实际是会使计数发生紊乱。
因为当第一个芯片计数到九的时候，进位端就一直是高电平，把高电平送到第二个芯片，使第二个芯片就一直保持计数，而数字钟的计数是不允许这样的，数字钟的设计应该是到第一个芯片计数到9，第二个芯片计数一次，而不是一直保持计数，只有在第二个芯片计数到5，两个芯片就给进位信号。
所以实际中的进位方法并不是书上的只把进位端给下一个的使能端那么简单，按正确的接线方法应该是把第一个的进位信号和两个芯片同时的进位信号通过与门之后再送给第二个芯片的使能端。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
此次实验我得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。
我们应该充分利用所学过的理论知识还有自己积累的知识以及处理分析、设计电路的能力。
升级会员 