DSP语音录放课程设计.docx

DSP语音录放课程设计.docx

《DSP语音录放课程设计.docx》由会员分享，可在线阅读，更多相关《DSP语音录放课程设计.docx（13页珍藏版）》请在冰豆网上搜索。

DSP语音录放课程设计

青岛工学院

课程设计报告

课程设计名称：

语音采集和放送

学院：

信息工程学院

*******

班级：

电子信息工程1班

学号：

************

*******

基于TMS320C5416DSP的语音信号的采集和放送

一、实践的目的和要求

1、实践目的

信息技术和超大规模集成电路工艺的不断发展，极大地推动了DSP的发展。

DSP技术的应用领域也越来越广，尤其在音频处理领域。

目前，在很多语音处理系统中都用到了语音录放模块，采集现场的声音并存储起来供以后回放。

语音处理系统的实时性、功耗、体积、以及对语音信号的保真度都是很影响系统性能的关键因素。

本设计采用的高速54xDSP芯片，最高频率能达到160MIPS，能够很好的解决系统的实时性；采用的数字编解码芯片TLV320AIC23（以下简称AIC23）具有16~32位采样精度，录音回放模式下仅23mW的功耗。

因此，该音频编解码芯片与54xDSP的结合是可移动数字音频录放系统、现场语音采集系统的理想解决方案。

在CCS环境下基于TMS320C5416芯片的语音采集压缩存储与回放。

通过这次课程设计，加深对CCS集成开发环境，熟悉DSP54X同步串口原理，了解音频编解码芯片TLV320AIC23原理，了解存储芯片NANDFLASH原理，掌握DSP54X中断原理以及DSP试验系统箱的使用。

锻炼逻辑思维能力、动手能力以及独立解决问题的能力，对以后更深入地学习和应用数字信号处理及相关知识作准备。

经过实验表明，本设计实现的基于定点DSP的语音录放系统具有如下优点：

1）音频数据占用资源少

2）声音保真度高

3）开发难度低

4）语音芯片与DSP接口电路简单

5）体积小

2、实践要求

（1）了解DSP开发工具及其安装过程

（2）熟悉DSP开发软件CCS使用

（3）熟悉工程文件的建立方法、汇编程序开发调试过程

（4）熟悉常用C5416系列指令的用法

（5）通过McBSP1设置AIC23工作模式，通过McBSP0控制AIC23编码和解码，语音信号可由MIC输入和LINEIN输入，采集的语音数据存储在NANDFLASH上，语音的回放方式可以为BYPASS和LOOP-BACK。

二、实践原理

1TMS320C5416芯片的基本原理

TMS320C5416数字信号处理器是TI公司为实现低功耗，高速实时信号处理而专门设计的16位定点数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适用于远程通信等实时嵌入式应用的需要。

广泛应用于电子测试、电子设计、模拟仿真、通信工程中。

TMS320C5416具有的主要优点如下：

（1）围绕一组程序总线、三组数据总线和四组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。

（2）具有高度的并行性和专用硬件逻辑的CPU设计，提高了芯片的性能。

（3）具有完善的寻址方式和高度专业化指令系统，更适用于快速算法的实现和高级语言编程的优化。

（4）模块化结构设计，使派生器件得到了更快的发展。

（5）采用先进的IC制造工艺，降低了芯片的功耗，提高了芯片的性能。

（6）采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。

TMS320C5416主要有中央处理器CPU，特殊功能寄存器，数据存储器RAM，程序存储器ROM，I/O接口功能，串行口，主机通信接口HPI，定时器，中断系统等10部分组成。

各部分功能如下：

（1）中央处理器（CPU）

它是DSP芯片的核心，它有以下特点：

（a）采用多总线结构，通过一组程序总线、三组数据总线和四组地址总线来实现。

（b）40位算术逻辑运算单元ALU，包括一个40位的桶形移位寄存器和两个独立的40位累加器。

（c）17×17位并行乘法器，与40位专用加法器相连，可用于进行非流水线的单周期乘法—累加运算。

（d）比较、选择、存储单元，可用于Viterbi译码器的加法－比较－选择运算。

（e）指数编码器，是一个支持单周期指令EXP的专用硬件。

可以在一个周期内计算40位累加器数值的指数。

（f）配有两个地址生成器，包括8个辅助寄存器和2个辅助寄存器运算单元。

（2）数据存储器RAM

TMS320C5416有两种片内数据存储器：

（a）双寻址RAM：

在一个指令周期内，可对其进行两次存取操作，一次读出和一次写入；

（b）双寻址RAM：

在一个指令周期内，只能进行一次存取操作。

（3）程序存储器ROM

T4MS320VC516的程序存储器可由ROM和RAM配置而成，程序空间可以定义在ROM上，也可以定义在ROM上。

当需要高速运行程序时，可以将片外ROM中的程序调入到片内RAM中，以提高程序运行速度。

降低对外部ROM的要求，增强系统整体抗干扰性能。

（4）I/O口

TMS320C5416芯片只有两个通用I/O引脚BIO和XF，BIO主要用来监测外部设备工作状态，而XF用来发信号给外部设备。

另外，芯片还配有主机接口HPI，同步串行口和64K字的I/O空间，HPI和串行口通过控制，用做通用I/O口使用。

而64K字I/O空间可通过外加缓冲器或锁存电路，配合外部I/O读写控制时序构成片外外设的控制电路。

（5）定时器

定时器是一个软件可编程计数器，用来产生定时中断。

定时器主要由定时寄存器TM，定时周期寄存器PRD，定时控制寄存器TCR及相应的逻辑控制电路组成。

其中寄存器TIM、PRD和TCR都是存储映象寄存器，它们在数据存储器中的地址分别为0024H、0025H和0026H。

TIM是一个减1寄存器。

PRD用来存放定时时间常数。

TCR中包含定时器的控制位和状态位。

（6）中断系统

TMS320C5416的中断系统具有硬件中断和软件中断。

硬件中断：

由外围设备引起的中断分为片外外设所引起的中断和片内外设所引起的中断。

软件中断：

有程序指令INTR、TRAP和RESET所引起的中断。

中断管理优先级为11—16个固定级，有4种工作方式。

（7）主机接口HPI

HPI是一个与主机通信的并行接口，主要用于DSP与其他总线或CPU进行通信，信息可通过TMS320C5416的片内存储器与主机进行数据交换。

不同型号的器件配置不同的HPI口，可分为8位标准HPI口、8位增强型HPI接口和16位增强型HPI接口。

（8）指令系统

支持单指令重复和块指令重复；支持存储器块传送指令；支持32位长操作数指令；具有支持2操作数或3操作数的读指令；具有能并行存储和并行加载的算术指令；支持条件存储指令及中断快速返回指令。

2语音编码芯片的选择

从适应语音信号频率、满足实时性、降低成本、简化设计的要求出发，本系统选择TLV320AIC23。

AIC23工作电压3.3伏特，能在数字和模拟电压下工作，与TMS320C5416的I/O电压相兼容，其控制接口和数字接口与DSP的MCBSP端口能够无缝连接。

AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片内部，采用了先进的Sigma－delta过采样技术，可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和100dB[1]。

3系统硬件设计

AIC23有独立的控制接口和数字接口。

控制口用于接收控制器的命令字，数据接口与DSP完成语音数据的交换。

AIC23的工作时钟由外接的一个11.2896M的晶振提供，同时该晶振也为DSP提供工作时钟。

DSP的工作时钟是5倍频后的时钟：

56.488M。

本系统用到了利用DSP的MCBSP0和MCBSP1，分别与AIC23的控制和数据接口相连。

DSP与AIC23的接口电路如图1

图2C5416与AIC23的接口图

（1）音频控制接口

MCBSP1接AIC23的控制接口。

AIC23提供SPI和I2C两种控制接口方式。

该器件的模式终端状态（MODE）决定了控制接口的形式。

本设计将MODE引脚接高，选择SPI方式。

AIC23的控制口主要是为了接收DSP的控制字，因此这里DSP的MCBSP1作为主器件。

AIC23有许多可编程特性，其内部有11个9位可编程控制寄存器，DSP通过MCBSP1来访问这些控制寄存器。

SDIN为串行数据输入端，它接收DSP串行数据，数据字长16位，其中高7位为地址信息，低9位为AIC23的命令字。

SCLK为控制端口串行数据时钟输入，DSP串口的采样率发生器对CPU时钟分频后得到串口的发送时钟BCLKX1=225.952KHz，产生的时钟通过SCLK引脚驱动AIC23。

（2）音频数据接口

DSP与AIC23的数据交换是通过串口0实现的。

其中MCBSP多通道缓冲串口数据的接收是通过三级缓冲完成的[2]，即引脚DR上的数据先到达移位寄存器RSR，当收到一个满字之后数据被装载到数据接收寄存器RBR中，最后数据才被拷贝到接收数据寄存器DRR中。

DSP通过串口0接收AIC23采集的语音数字信号，并且在回放模式下，通过串口将语音信号传送给AIC23。

这时音频芯片为主器件，给DSP提供帧同步和时钟信号。

AIC23芯片与数字系统的接口有右判断模式、左判断模式、I2S模式和DSP模式四种数据格式。

数字音频接口由时钟信号BCLK、数据信号DIN和DOUT、同步信号LRCIN和LRCOUT组成。

由于DSP的MCBSP接口与该芯片的DSP模式相兼容，因此该音频模块采用了DSP模式。

现对DSP模式进行说明。

该音频处理模块采用的是DSP作为从设备，AIC23为主设备。

DSP模式下的数据格式为：

发送、接收帧长度为2个字，每个字长16位。

帧同步信号有效后跟着是两个数据字。

AIC23作为数据接口的主器件，为DSP提供发送接收时钟，以及帧同步信号，在帧同步信号的下降沿开始传送数据，左通道数据组成了首先传送的数据字，紧接着传送右通道的数据。

传送字长32位，其中左通道数据16位，右通道数据16位。

BCLK在主动方式下是输出，而在从动方式下是输入。

在LRCIN或LRCOUT的下降沿开始数据传输。

DSP为了接收正确的语音数据，应该将串口的数据格式配置为与AIC23相同。

帧同步脉冲高电平有效。

接收、发送时钟CLKR、帧同步信号由外部时钟驱动。

其中帧同步信号宽度是1个BCLK时钟宽度。

帧周期为32个BCLK时钟。

在CLKR的上升沿，发送或采样接收数据。

DSP模式下的数据传输时序入下：

（3）语音数据存储模块

考虑到存储器芯片的容量、系统供电、以及对语音信号的读取速率。

本系统采用了具有32MX8位存储空间的K9F5608Nandflash。

Nandflash以容量大价格低的优势被广泛应用在便携式设备中。

同时Nandflash存储器在写入时需要复杂的操作命令，这样确保了数据写入的正确性。

K9F5608有8位I/O端口，地址、命令字以及数据复用这8位I/O端口。

它采用复杂的操作顺序来区分地址、命令、数据信息。

DSP采集到的32位语音数据通过外部数据总线的低8位分4次，从左声道的高8位到右声道的低8位依次写入Nandflash。

（4）液晶屏显示模块

对于DSP来讲LCD是典型的慢速设备，如果仅仅靠设置DSP等待周期寄存器，在访问外部I/O时最多只能插入14个等待周期，这点延时对DSP来说是远远不够的。

因此，需要在DSP与LCD之间加入时序控制电路。

与Nandflash模块类似，液晶屏、Nandflash与DSP