电子技术课程设计数字钟的设计与调试仿真.docx
《电子技术课程设计数字钟的设计与调试仿真.docx》由会员分享，可在线阅读，更多相关《电子技术课程设计数字钟的设计与调试仿真.docx（9页珍藏版）》请在冰豆网上搜索。
电子技术课程设计数字钟的设计与调试仿真
电子与电气工程学院
课程设计报告
课程名称课程设计
设计题目数字钟的设计与调试（仿真）
专业名称电子科学与技术
班级132班
学号2013210788
学生姓名
指导教师
2013年6月1日
电气学院 电子技术 课程设计
任务书
设计名称：
数字时钟的设计与调试（仿真）
学生姓名：
指导教师：
起止时间：
自2015年5月26日起至2015年6月7日止
一、课程设计目的
（1）掌握同步十进制集成计数器74160的功能。
（2）学习用同步十进制集成计数器构成任意计数器的方法。
二、课程设计任务和基本要求
设计任务：
（1）以WEB数字集成电路库中的74160为主要器件，设计一个数字显示电子时钟，要求如下：
①有时、分、秒计数功能，以24小时循环。
②用六只数码管分别显示时、分、秒的十位和个位。
③具有清零功能。
④用信号源库中的时钟源做计数秒信号。
（2）根据设计结果创建实验电路。
（3）仿真，调试。
基本要求：
（1）简述总体方案，画出总体逻辑框图。
（2）设计时、分、秒单元电路。
（3）依据仿真结果，总结实验体会。
电气学院 电子技术 课程设计
指导老师评价表
院（部）
电气学院
年级专业
电子科学与技术
学生姓名
李明
学生学号
2013210788
题目
数字时钟的设计与调试（仿真）
一、指导老师评语
指导老师签名：
年月日
二、成绩评定
指导老师签名：
年月日
目录
摘要与关键词1
1设计的目的及任务2
1.1课程设计的目的2
1.2课程设计的任务与要求2
1.2.1设计要求2
1.2.2内容要求2
2电路设计总方案及原理框图2
2.1数字电子钟基本原理2
2.2原理框图2
3单元电路设计及元件选择3
3.1脉冲信号源3
3.2六十进制计数器3
3.2.1秒钟部分电路3
3.2.2分钟部分电路4
3.3二十四进制计数器4
3.4校时器5
4电路仿真5
4.1数字钟总电路图5
4.2仿真电路测试结果6
5总结6
参考文献7
摘要：
WB是目前较为流行的EDA设计软件之一，因其形象直观的操作界面、图形化的电路设计方法、功能齐全的虚拟仪器库、良好的电路仿真功能等特点而备受电子电路设计者的欢迎。
本文就以EWB50版本为基础．介绍一款数字式时钟电路的设计与仿真过程，说明了EWB在电子电路设计中的重要作用。
关键字：
时钟电路；计数器；设计与仿真
1设计的目的及任务
1.1课程设计的目的
（4）掌握同步十进制集成计数器74160的功能。
（5）学习用同步十进制集成计数器构成任意计数器的方法。
1．2课程设计的任务与要求
1.2.1设计要求2
（1）以WEB数字集成电路库中的74160为主要器件，设计一个数字显示电子时钟，要求如下：
①有时、分、秒计数功能，以24小时循环。
②用六只数码管分别显示时、分、秒的十位和个位。
③具有清零功能。
④用信号源库中的时钟源做计数秒信号。
（6）根据设计结果创建实验电路。
（7）仿真，调试。
1.2.2内容要求
（4）简述总体方案，画出总体逻辑框图。
（5）设计时、分、秒单元电路。
（6）依据仿真结果，总结实验体会。
2电路设计总方案及原理框图
2.1数字电子钟基本原理
数字时钟电路是一个典型的数字电路系统，其由时，分，秒计数器以及校时和显示电路组成。
本次设计利用集成十进制递增计数器（74160）和带译码器的七段显示数码管组成的数字钟电路。
2.2原理框图
图2-1数字时钟原理图
3单元电路设计及元件选择
3.1时钟信号源
对于系统的稳压电源和秒脉冲器，在本次设计中采用WEB信号源库中的直流电源（5V）和方波秒脉冲（1HZ，占空比50%），来实现。
3.2六十进制计数器
秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74160组成六十进制计数器，来实现六十进制计数。
其中，“秒”“分”十位是六进制，“秒”“分”个位是十进制。
3.2.1秒钟部分电路
其中个位计数为十进制形式。
个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端RCO接至十位计数器容许端ENP，ENT，完成个位对十位计数器的进位控制。
选择十位计数器QC与QA和个位计数器QD和QA做反馈端，经与非门输出控制LDN置数端，接成六进制计数形式。
当计数器状态为59时，重新置数00000000，并输出一进位。
图3-2-1秒计时电路图
3.2.2分钟部分电路
分钟部分电路与秒钟部分相似，当计数器状态为59时，重新置数00000000，并输出一进位。
图3-2-2秒计时电路图
3.3二十四进制计数器
由于现行的时钟都有两种计时方式，即十二小时制和二十四小时制，所以在本次设计中也综合考虑了这两种计时方式的转化功能。
本次小时计时电路的设计，是由两片74160组成能。
分别实现十二和二十四进制计数的同步递增计数器。
具体电路如图3-1-3所示。
个位计数器和计数器均接成十进制计数形式．采用同步级联复位方式。
选择十位计数器的输出端QB和个位计数器的输出端Qc通过与非门NAND2控制两片计数器的清除端（CLR"）．当计数器的输出状态为00100100时，立即译码反馈清零，实现二十四进制递增计数；若选择十位计数器的输出端Q一与个位计数器的输出端Qn经与非门NANDI拉制两片计数器的清零端（CLR"）．当计数器的输出状态为00010010时，立即译码反馈清零．实现十二进制递增计数。
引入开关Q，通过敲击Q键，使开关Q选择与非门NAND2输出或NANDI输出，可实现十二进制和二十四进制增计数器的转换．同时该计数器做时钟的小时计数器。
所设计的小时计数器经过仿真，能够实现分别十二和二十四进制计数功能，通过开关Q的控制能够实现24／12迸制计数转换功能。
图3-312/24小时计数电路图
3.4校时器
数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
通过A来调节小时。
用D键来调节分。
图3-4校时电路图
4电路仿真
4.1数字钟总电路图
利用已设计成功的秒、分、时计数器构成如图4-1所示时钟系统电路。
数字时钟电路由两个六十进制同步递增计数器分别构成的秒计时器、分计时器。
经过级联后完成分秒计时，由12／24进制同步递增计数器实现小时计数。
秒、分时计数器之问采用同步级联方式．几部分协同工作，完成时钟计数功能。
引入开关【s】和【F】，通过敲击S、F键可将控制脉冲分别引入时、分计数器，实现对分计时和小时计时的校正．完成时钟校时功能。
图4-1数字时钟系统电路图
4.2仿真电路测试结果
在仿真软件上进行仿真.时钟进行走动。
图4-1仿真电路图
5总结
本次设计充分利用了EWB的电子电路的设计与仿真功能．采用从局部到整体的设计思路，先分别对秒、分、时电路进行单独设计，并经仿真无误后，再连接为整体电路，并进行整体仿真。
这样便于即时发现电路出现故障时的问题所在。
本次设计的数字式时钟电路，经整体仿真，能够实现时钟计时、12／24进制转换、时钟校时等功能，达到了预期的设计效果。
过本攻设计，充分体验了EWB在电子线路设计中的优越性，它的出现是对传统电子电路设计方法的革新，为电子电路的的设计者提供了一个全新的工作平台。
“数字电路课程设计”是数电技术课程的实践性教学环节，是对我学习数电技术的综合性训练。
我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。
通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。
从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。
首先我制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。
这不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计打好了基础。
当然，在整个课程设计中，我们也遇到了许多的难题。
过程是艰辛的，但结果是令人兴奋的，看着自己设计的东西一分一秒的走着，心理觉得非常有成就感，这两个星期的努力并没有付诸东流。
虽然实验已经告一段落，但是我们学习的道路还很长。
此次实验让我明白不论是在做实验还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标！
设计中的不足与误差
电路有些许复杂,报时器工作不正常.刚开始秒钟走时过快.通过对振荡器中电阻的调节让时钟走的更加准确，从来达到计时目的。
参考文献
【1】阎石．数字电子技术基础（第四版）【M】．高等教育出版社，1998．
【2】李忠波，袁宏．电子设计与仿真技术【M】机械工业出版社，2004．
【3】赵世强．许杰等．电子电路EDA技术【M】．西安电子科技大学出版社，2002．【4】甘登岱等．EDA培训教程【M】．机械工业出版社，2004．
【5】路而红．虚拟电子实验室——ElectronicsWorkbench【M】．人民邮电出版社，
升级会员 