数字逻辑数字频率计的设计.docx
《数字逻辑数字频率计的设计.docx》由会员分享，可在线阅读，更多相关《数字逻辑数字频率计的设计.docx（15页珍藏版）》请在冰豆网上搜索。
数字逻辑数字频率计的设计
滁州学院
课程设计报告
课程名称：
数字逻辑课程设计
设计题目：
数字频率计的设计
系别：
网络与通信工程系
专业：
网络工程
组别：
第四组
起止日期:
2012年5月28日~2012年6月22日
指导教师:
计算机与信息工程学院二○一二年制
课程设计任务书
1引言2
2设计要求2
2.1题目2
2.2系统结构要求2
2.3制作要求2
2.4扩展指标2
2.5运行环境2
2.6设计条件2
2.7元件介绍3
①计数显示器3
②74160N4
③7473N5
④XFG16
3整体设计方案7
4详细分析8
4．1单元电路设计8
4．2控制电路8
4．3关于JK触发器9
4．4测试10
5调试与操作说明10
5.1第一次仿真11
5.2第二次仿真11
5.3第三次仿真12
5.4第四次仿真12
6课程设计总结13
7致谢14
8参考文献14
1引言
数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。
数字频率计是在基准时间内把测量的脉冲数记录下来，换算成频率并以数字的形式显示出来。
数字频率计应用于测量信号（方波、正玄波或其他周期信号）的频率，并用十进制数显示。
它具有精度高、测量速度快、读数直观、使用方便等优点。
2设计要求
2.1题目
频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能可以测量信号的周期和脉冲宽度。
①频率测量范围：
1HZ~10HZ。
②数字显示位数：
四位静态十进制数显示被测信号的频率。
2.2系统结构要求
数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目—频率、周期或脉宽，若测量频率则进一步选择档位
2.3制作要求
①被测信号波形：
正弦波、三角波和矩形波。
②测量频率范围：
1Hz~10kHz。
③测量周期范围：
0.1ms~1s。
④测量脉宽范围：
0.1ms~1s。
⑤测量精度：
显示4有效数字（要求分析1Hz、1kHz和10kHZ测量误差）。
2.4扩展指标
要求测量频率值时，1Hz~10z的精度均为±1。
2.5运行环境
软件环境：
windowsXPMultisim10。
硬件环境：
微型计算机。
2.6设计条件
①电源条件：
+5V。
②可供选择的元器件范围如表2-2-1所示：
表2-2-1所需原件列表
元件名称
数量
电源
2个
计数显示器
4个
74160N
4个
7473N
2个
OR3
1个
7408N
1个
XFG1
1个
2.7元件介绍
①计数显示器
该元件本质为显示译码器，人们直接利用译码器驱动显示器，因此人们就把这种类型的译码器叫做显示译码器，也就是我们通常说的显示器。
如图2-2-1所示
图2-2-1计数显示器
其功能如表2-2-2所示
表2-2-2计数器工作原理
a
b
c
d
显示结果
0
0
0
0
0
0
0
0
1
1
0
0
1
0
2
0
0
1
1
3
0
1
0
0
4
0
1
0
1
5
0
1
1
0
6
0
1
1
1
7
1
0
0
0
8
1
0
0
1
9
1
0
1
0
A
1
0
1
1
b
1
1
0
0
c
1
1
0
1
d
1
1
1
0
E
1
1
1
1
F
②74160N
74160N是一种十进制的加法计数器，在本设计中由于仿真时受原件的限制，这里只使用计数芯片74160，且要求显示四位，四个计数器74160N可以组成分频器。
如图2-2-2所示
图2-2-274160N
其工作原理如表2-2-3所示
表2-2-374169N\的工作原理
MR
CP
CEP
CET
PE
DN
QN
TC
0
X
X
X
X
X
0
0
Reset（clear）
1
.
X
X
︱
︱
0
0
1
.
X
X
︱
H
1
（1）
Parallelload
1
.
h
h
h
X
count
（1）
Count
1
X
︱
X
h
X
q
（1）
Hold（Donothing）
1
X
X
︱
h
X
q
0
③7473N
7473N的主要功能由JK触发器实现，当JK触发器的J、K端同时接高电平时，输出端的状态会随着每输入一个脉冲改变一次。
因此JK触发器输入端的频率是输出端的两倍，这就是通常认为的二分频。
将输入端加到下一个JK触发器的时钟端又可实现频率的再次二分频，以此类推可实现频率的逐次分频。
图2-37473N
其功能如下表2-2-4所示
表2-2-47473N的工作原理
CLK
J
K
Q
Q
0
X
X
X
0
1
1
.
0
0
Hold
1
.
1
0
1
0
1
.
0
1
0
1
1
.
1
1
Toggle
④XFG1
函数发生器可以产生正弦波扫三角波和矩形波，信号频率可以再1HZ到999MHZ范围内调整，信号的幅值以及占空比等参数也可以根据需要进行调节，信号发生器有三个引线端口：
负极、正极和公共端，函数信号发生器的图标和面板如图2-2-4所示
图2-2-4XFG1
3整体设计方案
数字频率计一般由振荡器、分频器、放大整形器、控制电路、计数译码显示电路等部分组成。
由振荡器的振荡电路产生一标准频率信号，经分频器分频得到控制脉冲。
控制脉冲经过控制器中的门电路分别产生选通脉冲、锁存信号、清零信号。
待测信号经过限幅、运放的放大、施密特整形之后，输出一个与待测信号同频率的矩形脉冲信号，该信号与锁存信号和清零信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件显示。
数字频率计的原理框图如图3-1所示：
图3-1数字频率计的原理框图
4详细分析
4．1单元电路设计
选用带译码器的集成十进制计数芯片CD40110，该芯片有锁存控制器端，可对计数进行锁存。
计数部分只显示锁存后的数据，每锁定一次计数部分跳动一次，更新数据，如此反复。
由于仿真时受元件的限制，这里仅使用计数芯片74160，且要求显示四位，因此使用4组74160和数码管。
将各计数器的LOAD、ENP、ENT分别接高电平，个位的CLK端外接技术信号，低位的进位端接高电位的CLK端，各芯片的CLK端连接起来外接清零信号，4个输出端接数码管，以此实现一个能显示4位十进制的计数器。
连接后电路如图4-1所示：
图4-1计数译码显示电路
4．2控制电路
控制电路时整个数字频率计正常工作的核心部分，需仔细分析各种频率信号（技数、选通、锁存、清零）的时序关系，一最终控制计数译码器显示电路的工作状态。
由于功能要求识别的最小频率是1HZ，因此将选通信号的高电平时间定为1s，在这个时间段内允许带测信号输入进行计数，锁存和清零信号的输出均为高电平。
在选通信号为低电平是关闭闸门，计数停止，处于数据锁存的时间段，此时的锁存信号为低电平，清零信号仍为高电平，直到选通信号的下一个高电平到来前（开始下一个计数），清零信号端输出一个低电平时现数码管显示的清零，准备进入下一个计数周期。
如此往复，以实现待测信号频率的反复测量。
这几个信号的工作时序如图4-2所示：
图4-2控制电路各频率信号时序关系
4．3关于JK触发器
当JK触发器的J、K端同时接高电平时，输出端的状态会随着每输入一个脉冲改变一次。
因此JK触发器输入端的频率是输出端的两倍，这就是通常认为的二分频。
将输入端加到下一个JK触发器的时钟端又可实现频率的再次二分频，以此类推可实现频率的逐次分频。
电路连接和工作时序如图4-3与4-4所示：
图4-3JK触发器分频电路
图4-4工作时序图
4．4测试
创建如下图4-5所示电路，根据控制电路各信号时序分析得知，选通信号的周期应大于等于锁存信号和清零信号，因此选用上述电路的Q2作为选通信号的输出端。
假定选通信号的高电平时间为1s，那Q2端的频率应为0.5HZ，由此可推出CP端和Q1端的信号频率为2HZ和1HZ。
在Q2端的选通信号为高电平时，允许计数，频率计开始工作。
当Q2端进入低电平段，频率计为锁存阶段，直至下一个Q2端高电平到来前，CP、Q1、Q2端均为低电平，可以考虑用一个3输入的或门将这三个端口连接，输出一个低电平作为清零信号，加到计数译码显示电路的CLR端。
由此得到选通信号周期为2s，计数时间为1s，锁存时间为0.75s，清零时间为0.25s。
如果对上述时间不满意，还可以通过改变JK触发器的输入时钟频率或者用不同的门电路连接CP、Q1、Q2端来构成计数、锁存和清零信号，建构过程中只要把握好CP、Q1、Q2三者的时序关系即可。
图4-5JK触发器构成的数字频率计电路原理图
5调试与操作说明
JK触发器构成的数字频率计仿真。
接入2Hz的时钟信号源作为控制电路的时钟脉冲，同时在待测新号端接上函数信号发生器。
任意设定函数信号发生器的波形（正弦波、方波、三角波），并改变每种波形的频率（9Hz、99Hz、999Hz、9999Hz）,启动仿真开关进行仿真，可以看到无论何种波形都能准确的显示函数信号发生器频率。
下面进行操作：
仿真分为四档即（9Hz、99Hz、999Hz、9999Hz）
5.1第一次仿真：
将设定的函数信号设定频率为9Hz,打开仿真开关测试的结果如图5-1所示：
图5-1第一次仿真结果
5.2第二次仿真：
将设定的函数信号设定频率为99Hz,打开仿真开关测试的结果如图5-2所示：
图5-2第二次仿真结果
5.3第三次仿真：
将设定的函数信号设定频率为999Hz,打开仿真开关测试的结果如图5-3所示：
图5-3第三次仿真
5.4第四次仿真：
将设定的函数信号设定频率为9999Hz,打开仿真开关测试的结果如图5-4所示：
图5-4第四次仿真
从以上四次仿真可以看出每次仿真都能精确的显示已经设定好的函数信号发生器的频率。
说明实验的测试、仿真成功。
6课程设计总结
课程的课程设计实际是网络工程专业学生学习完《数字电子技术基础》课程后进行的一次全面的综合训练。
其目的在于加深对数字电子技术基础理论和基本知识的理解，掌握运用数字电子技术基础合理论知识设计一些简单的基本应用电路的方法。
虽说整个课设过程很辛苦，可是我们从中找到了乐趣、接触了实践，以前不是特别明白的地方也通过实践弄懂了。
总的来说这次课程设计使我们感受到了理论与实践相结合的目的及其重要意义。
不但使我对所掌握的数字电子技术基础知识有了更深刻的认识，还提高了我的动手查阅资料的能力而且还锻炼了自己的独立思考能力。
设计思路是最重要的，只要你的设计思路是成功的那你的设计已经成功了一半。
因此我们应该在设计前做好充分的准备，像查找详细的资料为我们设计的成功打下坚实的基础。
设计简洁、易懂、不超出我们的能力范围的内容不涉及，一些想法在我们没设计此电路之前就已经有拉考虑，但是做完之后发现我们当前考虑的还是有所欠缺，做为一名刚学习完《数字技术基础》的我们来说有一定的难度，但是这对于我们掌握理解学习过的知识有很大的帮助，对于思维、逻辑及其理论知识的运用等多方面有了更加进一步的掌握。
在做课设的过程中我们查阅了很多的参考书即相关资料通过参考及运用自己所掌握的知识完成了此次的设计。
7致谢
感谢姚光顺的指导和几个组员的积极配合，才有此次课程设计的成功。
在这里我也感谢所有给予我们关心帮助的老师，希望以后有更多的机会来锻炼自己的综合素质，为以后的学习、生活打下良好的基础。
在这次课设中也暴露了我们的一些缺点，基础知识不够扎实，我们会在以后的日子里加以改正，更好地配合来提高自己综合能力。
8参考文献
[1]康光华.《数字电路与设计基础》[M]高等教育出版社2011.12
[2]王连英.《基于MUltisim10的电子仿真实验与设计》[M]北京邮电大学出版社2009.8
[3]余孟尝.《数字电子技术基础简明教程》[M]高等教育出版社2010.3
评语：
评阅教师签名：
年月日
成绩
升级会员 