计算机原理分解实验.docx
《计算机原理分解实验.docx》由会员分享，可在线阅读，更多相关《计算机原理分解实验.docx（13页珍藏版）》请在冰豆网上搜索。
计算机原理分解实验
《计算机组成原理》分解实验
分解实验是为原理实验中的整机实验而进行的准备工作，从逻辑功能上讲每个实验都可以是与整机实验有关的一部分，各分解实验都能构成一个独立的逻辑功能，每个实验的逻辑规模都可以控制在实验台的限制之内。
学生通过这些分解实验可以掌握计算机各个组成部分的工作原理，积累一些实验经验和技巧，同时熟悉一些中、小规模器件的使用方法和性能，提高逻辑设计的能力。
这样在进行逻辑规模较大的整机实验时，学生们就不会感到束手无策。
TEC-5实验箱数字逻辑和数字系统实验区简介
这部分为用户提供了通用的数字逻辑和数字系统实验平台。
它主要包括下列部分：
实验台左半部的10个双列直插插座，ISP1032在系统编程芯片及下载插座，6个数码管及其驱动电路，12个数据指示灯，小喇叭及其驱动电路，16个电平拨动开关，2个单脉冲按钮。
1．10个双列直插插座
这一部分在实验台的左上部，实验时用于插中、小规模数字逻辑器件。
注意：
插座的电源和地都没有连接。
2．ispLSI1032（分解实验中用不到）
它位于实验台的左下部，用于设计并实现复杂的数字逻辑或数字系统电路。
它有1个下载插座，下载时下载电缆的一端插在下载插座上，另一端插在PC机并行口上，下载电缆将PC机和ispLSI1032连在一起。
在PC机上运行ispEXPERT工具软件，输入数字逻辑或数字系统的设计方案，进行编译、连接和适配，然后下载到ispLSI1032中去，就构成了1个新的能实现设计功能的器件。
数字逻辑和数字系统中的综合实验，就是用ispLSI1032实现的。
3．六个数码管及其驱动电路
为了能做较复杂的实验，比如电子时钟和数字频率计等实验，实验台上安装了6个共阳极数码管。
六个数码管位于实验台的上部中间。
右边5个数码管各由一片BCD七段译码器/驱动器74LS47驱动。
只需在各数码管的4个输入插孔（D为最高位，A为最低位）接入BCD码，数码管就显示出相应数字。
当测试端Test接低电平时，这5个数码管都将显示“8”，小数点也同时点亮。
最左边的一个数码管由1片74LS240驱动，可按段进行控制。
它的控制端为a、b、c、d、e、f、g、h。
当控制端接高电平时，则相应的发光二极管段点亮；当控制端接低电平时，相应的发光二极管熄灭。
4．小喇叭及驱动电路
这部分由可控振荡电路，喇叭及其驱动电路组成。
电路如图1.4所示。
图1.4小喇叭及驱动电路
当DZ1用短路片短路时，它是一个可控声源，可做报警或者报时使用。
如果“控制”插孔接高电平，则振荡电路输出频率为2KHz左右的方波，驱动喇叭鸣叫。
当控制插孔接为低电平时，振荡电路输出低电平，喇叭不鸣叫。
当短路子DZ1开路时，可从“输入”插孔向喇叭的驱动三极管基极送控制信号。
直接控制喇叭按希望的频率变化发声，做音乐实验用。
5．单脉冲按钮
计算机组成原理实验中使用的启动按钮QD和复位按钮CLR#，在数字逻辑和数字系统实验中作为单脉冲按钮使用。
每个按钮按下后都能输出1个正脉冲和1个负脉冲。
不过由于在计算机组成原理中，QD按钮使用的是正脉冲，CLR#按钮使用的是负脉冲，因此在数字逻辑和数字系统实验中，最好使用QD按钮产生的负脉冲和CLR#按钮产生的正脉冲。
6．电平开关K0-K15
在计算机组成原理实验中使用的模拟数据通路控制信号开关K15-K0在数字逻辑和数字系统实验中作为普通的电平开关使用。
7．12个发光二极管
12个发光二极管位于TEC-5的下部中间位置，用于指示信号的高低电平，信号输入孔L0—L11接入高电平时，相应的二极管点亮，信号输入孔L0—L11接入低电平时，相应的二极管熄灭。
实验一基本逻辑门逻辑实验
一、实验目的
1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、实验所用器件和仪表
1.二输入四异或门74LS861片
2.三态输出四总线缓冲门74LS1251片
3.四位二进制计数器74LS1611片
4.3-8译码器74LS1381片
三、实验内容
测试74LS86、125、138、161集成电路模块，分析其输入和输出之间的逻辑关系。
四、实验提示
1．将被测器件插入实验台上相应的插座中。
2．将器件的gnd（地）与实验台的“地（GND）”连接，将器件的vcc（高电平）与实验台的+5V连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
4．将被测器件的输出引脚与实验台上的电平指示灯连接。
指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。
五、例子：
实验接线图及实验结果（真值表及语言描述）
74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。
测试其他逻辑门时的接线图与之类似。
图中的K1、K2是电平开关输出，LED0是电平指示灯。
测试74LS86逻辑关系接线图及测试结果
74LS86引脚图测试74LS86逻辑关系接线图
输入
输出
引脚1（1A）
引脚2（1B）
引脚3（1Y）
L
L
L
L
H
H
H
L
H
H
H
L
74LS68真值表
实验二RAM实验
一、实验目的：
了解半导体静态随机读写存储器RAM的工作原理及其使用方法。
掌握半导体存储器的字、位扩展技术。
二、实验方案：
RAM实验结构图
三、实验要求：
◆采用1Kx4的芯片，构成1Kx8的存储器。
◆选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的
读/写操作实验。
◆采用1Kx4的芯片，构成2Kx8的存储器。
◆必须使用译码器进行扩展（三输入都用，接开关）。
◆选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的
读/写操作实验。
◆选用适当芯片，根据各种控制信号的极性和时序要求，设计出实验线路图。
◆分别设计试验步骤。
◆使用开关进行数据加载，通过指示灯显示实验结果，记录试验现象，写出实验报告。
给出字扩展试验中每片RAM芯片的地址范围。
四、参考器件：
RAM采用两片MM2114
隔离部件采用74LS125
译码器采用74LS138
备注：
为简化试验，地址可只用低4位（其余地址可接地）。
实验三二进制补码加法器
一、实验目的：
根据补码加法器的模型，理解数据流及其时序关系。
掌握加法器实现补码加、减运算的基本原理。
二、实验方案：
本实验运算器模型，可分为数据运算以及符号位的产生两部分。
补码加、减运算器结构图
三、实验要求：
◆数据宽度为4位，设计出实验线路图。
◆设计试验步骤。
◆使用开关进行数据加载，完成补码加、减运算。
◆符号位运算采用双符号位，累加器应有清零控制。
◆通过指示灯观察运算结果，记录实验现象，写出实验报告。
四、参考器件：
累加器选用一片74LS273。
加法器用两片74LS283。
原、反码控制器用一片74LS86.
溢出判断用一片74LS86。
实验四时序系统
一、实验目的：
掌握计算机实验中时序系统的设计方法。
设计一个基本时序系统，该系统具有4个节拍电平及四相工作脉冲，其时序关系参阅下图中的M0—M3，T0—T3。
时序图
二、实验方案:
时序试验结构图
三、实验要求：
◆开关数据为移位器预置0001。
◆选用适当方案，设计出实验线路图。
◆设计试验步骤。
◆利用指示灯观察实验现象，写出实验报告。
四、参考器件：
计数器可以采用74LS161；译码器采用74LS138；移位寄存器采用74LS194；反相器采用74LS04。
附录：
常用实验器件引脚图
1、六反相器74LS04
2、四2输入异或门74LS86
3、三态输出的四总线缓冲门74LS125
4、3-8译码器74LS138
5、8D触发器74LS273
6、74LS194（双向移位寄存器）
功能表：
a、b、c、d=分别为A、B、C或D输入端上稳定状态输入的电平。
QAO、QBO、QCO、QDO=在已建立稳定状态输入条件之前QA、QB、QC、QD相应的电平。
QAn、QBn、QCn、QDn=在时钟最新↑跃变之前的QA、QB、QC、QD的电平。
H=高电平L=低电平×=不定↑=从低电平转换到高电平
7、74LS161（四位同步二进制加法计数器）
CO为进位输出端。
功能表
8、74LS283（快速进位四位二进制全加器）
功能表
9、INTEL2114静态存储器
Intel2114RAM存储器芯片为双列直插式集成电路芯片，共有18个引脚，引脚图如图4-3所示，各引脚的功能如下：
A0-A9：
10根地址信号输入引脚。
：
读／写控制信号输入引脚，当
为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。
I/O1~I/O4：
4根数据输入／输出信号引脚。
：
片选信号，低电平有效，通常接地址译码器的输出端。
升级会员 