微电子加工工艺总结.docx
《微电子加工工艺总结.docx》由会员分享，可在线阅读，更多相关《微电子加工工艺总结.docx（11页珍藏版）》请在冰豆网上搜索。
微电子加工工艺总结
微电子加工工艺总结
扩散结的优点
扩散结结深能够精确控制。
平面工艺制作二极管的基本流程：
衬底制备——氧化——一次光刻（刻扩散窗口）——硼预沉积——硼再沉积——二次光刻（刻引线孔）——蒸铝——三次光刻（反刻铝电极）——P-N结特性测试
1、微电子工艺的特点
高技术含量设备先进、技术先进。
高精度光刻图形的最小线条尺寸在亚微米量级，制备的介质薄膜厚度也在纳米量级，而精度更在上述尺度之上。
超纯指工艺材料方面，如衬底材料Si、Ge单晶纯度达11个9。
超净环境、操作者、工艺三个方面的超净，如VLSI在100级超净室10级超净台中制作。
大批量、低成本图形转移技术使之得以实现。
高温多数关键工艺是在高温下实现，如：
热氧化、扩散、退火。
4、芯片制造的四个阶段
固态器件的制造分为4个大的阶段（粗线条）：
1材料制备
2晶体生长/晶圆准备
3晶圆制造、芯片生成
4封装
晶圆制备：
（1）获取多晶
（2）晶体生长----制备出单晶，包含可以掺杂（元素掺杂和母金掺杂）
（3）硅片制备----制备出空白硅片
硅片制备工艺流程（从晶棒到空白硅片）：
晶体准备（直径滚磨、晶体定向、导电类型检查和电阻率检查）→
切片→研磨→化学机械抛光（CMP）→背处理→双面抛光→边缘倒角→抛光→检验→氧化或外延工艺→打包封装
芯片制造的基础工艺
增层——光刻——掺杂——热处理
5、high-k技术
High—K技术是在集成电路上使用高介电常数材料的技术，主要用于降低金属化物半导体（MOS）晶体管栅极泄漏电流的问题。
集成电路技术的发展是伴随着电路的元器件（如MOS晶体管）结构尺寸持续缩小实现的。
随着MOS晶体管结构尺寸的缩小，为了保持棚极对MOS晶体管沟道电流的调控能力，需要在尺寸缩小的同时维持栅极电容的容量，这通常需要通过减小棚极和沟道之间的绝缘介质层厚度来实现，但由此引起的棚极和沟道之间的漏电流问题越来越突出。
High—K技术便是解决这一问题的优选技术方案。
因为，MOS器件栅极电容类似于一个平板电容，由于MOS器件面积、绝缘介质层厚度和介电常数共同决定，因此MOS器件栅极电容在器件面积减小的前提下，采用了High—K材料后，可以在不减小介质层厚度（因此栅极泄漏电流而不增加）的前提下，实现维护栅极电容容量不减小的目标。
High—K材料技术已被英特尔和IBM应用到其新开发的45mm量产技术中。
目前业界常用的High—K材料主要是包括HfO2在内的Hf基介质材料。
6、拉单晶的过程
装料——融化——种晶——引晶——放肩——等径——收尾——完成
7、外延技术的特点和应用
外延特点：
生成的晶体结构良好
掺入的杂质浓度易控制
可形成接近突变pn结的特点
外延分类：
按工艺分类
A气相外延（VPE）利用硅的气态化合物或者液态化合物的蒸汽，在加热的硅衬底表面和氢发生反应或自身发生分解还原出硅。
B液相外延（LPE）衬底在液相中，液相中析出的物质并以单晶形式淀积在衬底表面的过程。
此法广泛应用于III-V族化合半导体的生长。
原因是化合物在高温下易分解，液相外延可以在较低的温度下完成。
C固相外延（SPE）
D分子束外延（MBE）在超高真空条件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以很高的速度直接射到衬底表面，并在其上形成外延层的技术。
特点：
生长时衬底温度低，外延膜的组分、掺杂浓度以及分布可以实现原子级的精确控制。
按导电类型分类
n型外延：
n/n,n/p外延p型外延：
p/n,p/p外延
按材料异同分类
同质外延：
外延层和衬底为同种材料，例如硅上外延硅。
异质外延：
外延层和衬底为不同种材料，例如SOI（（绝缘体上硅）是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层———埋氧层来隔断有源层和衬底之间的电气连接）
按电阻率高低分类
正外延：
低阻衬底上外延高阻层n/n+
反外延：
高阻衬底上外延低阻层
硅的气相外延的原理：
在气相外延生长过程中，有两步：
质量输运过程－－反应剂输运到衬底表面
表面反应过程－－在衬底表面发生化学反应释放出硅原子
掺杂
有意掺杂：
按器件对外延导电性和电阻率的要求，在外延的同时掺入适量的杂质，这称为有意掺杂。
自掺杂：
衬底中的杂质因挥发等而进入气流，然后重新返回外延层。
杂质外扩散:
重掺杂衬底中的杂质通过热扩散进入外延层。
外延的应用
1、双极型电路：
n/n+外延,在n型外延层上制作高频功率晶体管。
n/p外延：
双极型传统工艺在p衬底上进行n型外延通过简单的p型杂质隔离扩散，实现双极型集成电路元器件的隔离。
2、MOS电路:
外延膜的主要应用是作为双极型晶体管的集电极。
外延膜在MOS集成电路中的较新应用是利用重掺杂外延减小闩锁效应（寄生闸流管效应）。
8、分子束外延（MBE）的原理及其应用
在超高真空下，热分子束由喷射炉喷出，射到衬底表面，外延生长出外延层。
9、二氧化硅膜的用途
表面钝化：
保护器件的表面及内部，禁锢污染物。
掺杂阻挡层：
作为杂质扩散的掩蔽膜，杂质在二氧化硅中的运行速度低于在硅中的运行速度。
绝缘介质：
IC器件的隔离和多层布线的电隔离，MOSFET的栅电极，MOS电容的绝缘介质。
10、二氧化硅膜的获得方法
A：
热氧化工艺
B：
化学气相淀积工艺
C：
溅射工艺
D：
阳极氧化工艺
11、热氧化机制
①线性阶段，②抛物线阶段（生长逐渐变慢，直至不可忍受）
影响氧化速率的因素有：
氧化剂、晶向、掺杂类型和浓度、氧化剂的分压。
热氧化生长方法：
（1）干氧氧化：
干燥氧气，不能有水分；随着氧化层的增厚，氧气扩散时间延长，生长速率减慢；适合较薄的氧化层的生长。
氧化剂扩散到SiO2/Si界面与硅反应。
（2）水汽氧化:
气泡发生器或氢氧合成气源；原理：
（3）湿氧氧化：
湿氧氧化的各种性能都是介于干氧氧化和水汽氧化之间，其掩蔽能力和氧化质量都能够满足一般器件的要求。
（4）掺氯氧化：
薄的MOS栅极氧化要求非常洁净的膜层，如果在氧化中加入氯，器件的性能和洁净度都会得到改善。
减弱二氧化硅中的移动离子（主要是钠离子）的沾污影响，固定Na+离子；减少硅表面及氧化层的结构缺陷
12、SiO2/Si界面特性：
热氧化薄膜是由硅表面生长得到的二氧化硅薄膜。
高温生长工艺将使SiO2/Si界面杂质发生再分布，与二氧化硅接触的硅界面的电学特性也将发生变化。
杂质再分布：
有三个因素：
①分凝效应②扩散速率③界面移动
水汽氧化速率远大于干氧氧化速率，水汽氧化SiO2/Si界面杂质的再分布就远小于干氧氧化；湿氧氧化速率介于水汽、干氧之间，SiO2/Si界面杂质的再分布也介于水汽、干氧之间。
二氧化硅层中存在着与制备工艺有关的正电荷，这种正电荷将引起SiO2/Si界面P-Si的反型层，以及MOS器件阈值电压不稳定等现象。
可动离子或可动电荷
主要是Na+、K+、H+等，这些离子在二氧化硅中都是网络修正杂质，为快扩散杂质。
其中主要是Na+。
在人体与环境中大量存在Na+，热氧化时容易发生Na+沾污。
加强工艺卫生方可以避免Na+沾污；也可采用掺氯氧化，固定Na+离子。
固定离子或固定电荷
主要是氧空位。
一般认为：
固定电荷与界面一个很薄的（约30Å）过渡区有关，过渡区有过剩的硅离子，过剩的硅在氧化过程中与晶格脱开，但未与氧完全反应。
干氧氧化空位最少，水汽氧化氧空位最多。
热氧化时，首先采用干氧氧化方法可以减小这一现象。
氧化后，高温惰性气体中退火也能降低固定电荷。
13、氧化膜厚度的检测
劈尖干涉和双光干涉：
利用干涉条纹进行测量，因为要制造台阶，所以为破坏性测量。
比色法：
以一定角度观察SiO2膜，SiO2膜呈现干涉色彩，颜色与厚度存在相应关系。
比色法方便迅速，但只是粗略估计。
椭圆仪法：
入射的椭圆偏振光经氧化膜的多次反射和折射以后，得到了改变椭圆率的反射椭圆偏振光，其改变量和膜厚与折射率相关。
高频MOS结构C-V法：
测量金属栅极的电容，利用公式测量氧化膜层的厚度。
14、化学气相沉积定义
化学气相淀积（ChemicalVaporDeposition）是通过气态物质的化学反应在衬底上淀积薄膜的工艺方法。
与之对应的是：
PVD（蒸发和溅射），它主要应用于导体薄膜。
15、淀积技术包括哪两种？
CVD和PVD
16、LPCVD和APCVD的主要区别？
LPCVD有何优势？
APCVD：
原料以气相方式被输送到反应器内，原料气体向衬底基片表面扩散，被基片吸附，由于基片的温度高或其它能量提供给原料气体，使其发生表面化学反应，生成物在基片表面形成薄膜，而生成物中的其它物质是气相物质，扩散到气相中被带走。
LPCVD：
低压情况下，分子自由程较长，薄膜电极的均匀性较高。
LPCVD相对APCVD的特点：
增加了真空系统，气压在1-10-2Torr之间；压下分子自由程长，可以竖放基片；热系统一般是电阻热壁式。
17、PECVD的机理？
PECVD有何优势？
优势：
采用等离子体把电能耦合到气体中，促进化学反应进行,由此淀积薄膜；因此该法可以在较低温度下淀积薄膜。
PECVD常常是低温和低压的结合。
机理：
反应器的射频功率使低压气体（真空度1-10Torr）产生非平衡辉光放电，雪崩电离激发出的高能电子通过碰撞激活气体形成等离子体。
衬底基片（具有一定温度，约300℃）吸附活泼的中性原子团与游离基即高能的等离子体发生化学反应，生成的薄膜物质被衬底吸附、重排进而形成淀积薄膜，衬底温度越高形成的薄膜质量越好。
18、多晶硅淀积和外延淀积的主要区别。
淀积多晶硅薄膜的方法：
主要采用LPCVD的方法。
掺杂则采用：
离子注入；化学气相淀积；扩散。
多晶硅的淀积和外延淀积的主要区别：
硅烷的使用
19、金属薄膜的用途？
金属化的作用?
（1）在微电子器件与电路中金属薄膜最重要的用途是作为内电极（MOS栅极和电容器极板）和各元件之间的电连接。
（2）在某些存储电路中作为熔断丝。
（3）用于晶圆的背面（通常是金），提高芯片和封装材料的黏合力。
金属化的作用：
集成电路中金属化的作用是将有源器件按设计的要求连接起来，形成一个完整的电路与系统。
20、说明为什么铝作为通常使用的金属薄膜，说明铜作为新一代金属薄膜的原因。
铝膜：
用途:
大多数微电子器件或集成电路是采用铝膜做金属化材料
优点：
导电性较好；与p-Si，n+-Si（>5*1019）能形成良好的欧姆接触；光刻性好；与二氧化硅黏合性好；易键合。
缺点：
抗电迁移性差；耐腐蚀性、稳定性差；台阶覆盖性较差。
工艺：
蒸发，溅射
铜膜：
用途：
新一代的金属化材料，超大规模集成电路的内连线；缺点：
与硅的接触电阻高，不能直接使用；铜在硅中是快扩散杂质，能使硅中毒，铜进入硅内改变器件性能；与硅、二氧化硅粘附性差。
优点：
电阻率低（只有铝的40-45%），导电性较好；抗电迁移性好于铝两个数量级；工艺：
溅射
21、VLSI对金属化的要求是什么？
①对n+硅和p+硅或多晶硅形成低阻欧姆接触，即金属/硅接触电阻小
②能提供低电阻的互连引线，从而提高电路速度
③抗电迁移性能要好
④与绝缘体（如二氧化硅）有良好的附着性
⑤耐腐蚀
⑥易于淀积和刻蚀
⑦易键合，且键合点能经受长期工作
⑧层与层之间绝缘要好，不互相渗透和扩散，即要求有一个扩散阻挡层
22、Al-Si接触的常见问题及解决办法？
Al和Si之间不能合成硅化物，但是可以形成合金。
Al在Si中溶解度很小，但是相反Si在Al中溶解度很大，这样就形成尖楔现象，从而使P-N结失效。
解决尖楔问题：
（1）一般采用Al-Si合金代替Al作为Al/Si的接触和互连材料。
但是又引入了硅的分凝问题。
（2）由于铜的抗电迁移性好，铝-铜（0.5-4%）或铝-钛（0.1-0.5%）合金结构防止电迁移，结合Al-Si合金，在实际应用中人们经常使用既含有铜又含有硅的Al-Si-Cu合金以防止合金化（即共熔）问题和电迁移问题。
（3）Al-掺杂多晶硅双层金属化结构：
在多晶硅中掺杂重磷或重砷，构成掺杂多晶的结构。
（4）铝-隔离层结构：
在Al-Si之间沉积一层薄的金属层，替代磷掺杂多晶硅，成为阻挡层。
23、说明难熔金属在金属连线中的作用？
难熔金属及其硅化物有较低的电阻率和接触电阻。
难熔金属的一个广泛应用是在多层金属结构中填充连接孔，这个工序叫作过孔填充，填补好的过孔叫做接线柱。
24、金属化的实现方法有几种？
请论述真空溅射方法
金属化的实现主要通过两种方式来实现：
①物理淀积
A：
真空蒸发淀积（较早，金属铝线）
B：
真空溅射淀积（Al-Si合金或Al-Si-Cu合金）
LPCVD（难熔金属）
真空蒸发淀积：
被蒸物质从凝聚相转化为气相；气相物质在真空系统中的输运；气相分子在衬底上淀积和生长。
分为电阻、电子束等蒸发沉积。
真空溅射沉积：
溅射淀积是用核能离子轰击靶材，使靶材原子从靶表面逸出，淀积在衬底材料上的过程。
25、说明金属CVD的优势和主要用途。
金属CVD：
LPCVD可以应用于制作金属薄膜。
优势：
不需要昂贵的高真空泵；台阶覆盖性好；生产效率较高。
用途：
难控制金属；难熔金属，主要是钨。
26、什么叫做光刻，光刻有何目的？
光刻是图形复印与腐蚀作用相结合，在晶片表面薄膜上制备图形的精密表面工艺技术。
光刻的目的就是：
在介质薄膜、金属薄膜或金属合金薄膜上面刻蚀出与掩膜版完全对应的几何图形，从而实现选择性扩散和金属薄膜布线的目的。
27、光刻技术的图形转移分为哪两个阶段？
图形转移到光刻胶层；图形从光刻胶层转移到晶圆层
28、列出光刻工艺的十个步骤，并简述每一步的目的。
表面准备：
微粒清除，保持衬底的憎水性。
涂光刻胶：
与衬底薄膜粘附性好，胶膜均匀，是光刻工艺的核心材料。
前烘：
使胶膜体内的溶剂充分挥发使胶膜干燥；增加胶膜和衬底的粘附性以及胶膜的耐磨性
对准和曝光：
把所需图形在晶圆表面上定位或对准；通过曝光灯或其他辐射源将图形转移到光刻胶涂层上
后烘：
减少驻波效应，激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团使之能溶解于显影液。
显影：
将掩膜板上的图形显示在光刻胶上。
坚膜：
除去光刻胶中剩余的溶剂，增强光刻胶对衬底的附着力。
刻蚀：
把显影后的光刻胶微图形下层材料的裸露部分去掉，将光刻胶图形转移到下层材料上去的工艺叫作刻蚀。
去胶：
刻蚀完成以后将光刻胶去除掉。
29、光刻胶的分类，谈谈正胶和负胶的区别。
正胶：
胶的曝光区在显影中除去。
正胶曝光时发生光分解反应变成可溶的。
使用这种光刻胶时，能够得到与掩膜版遮光图案相同的图形，故称之为正胶。
负胶：
胶的曝光区在显影中保留，用的较多。
具体说来负胶在曝光前对某些有机溶剂是可溶的，而曝光后发生光聚合反应变成不可溶的。
使用这种光刻胶时，能够得到与掩膜版遮光图案相反的图形，故称之为负胶。
30、刻蚀的方法分类，刻蚀常见有哪些问题？
分类：
刻蚀分为湿法刻蚀和干法刻蚀。
湿法刻蚀：
化学腐蚀，在腐蚀液中通过化学反应去除窗口薄膜，得到薄膜图形。
优点：
工艺简单，无需复杂设备，选择比高；均匀性好。
缺点：
各向同性腐蚀；分辨率低，自动化难。
干法刻蚀：
使用气体和等离子体能量来进行化学反应的化学工艺。
常见问题：
不完全刻蚀、刻蚀和底切、各向同性刻蚀。
优点：
刻蚀非常有方向性（各向异性），导致良好的小开口区域的精密度。
缺点：
选择性差。
31、掺杂技术实现的两种方式以及掺杂的目的
方式：
扩散和离子注入
目的：
在晶圆表面下的特定位置处形成PN结；在晶圆表面下得到所需的掺杂浓度。
32、扩散的基本原理、离子注入的基本原理及其比较
微电子工艺中的扩散是杂质在晶体内的扩散，因此是一种固相扩散。
晶体内扩散有多种形式：
填隙式扩散、替位式扩散、填隙-替位式扩散。
离子注入技术：
离子注入是将含所需杂质的化合物分子（如BCl3、BF3）电离为杂质离子后，聚集成束用强电场加速，使其成为高能离子束，直接轰击半导体材料，当离子进入其中时，受半导体材料原子阻挡，而停留在其中，成为半导体内的杂质。
离子注入时可采用热退火工艺，修复晶格损伤，注入杂质电激活。
离子注入技术的优势：
①离子注入克服热扩散的几个问题：
A横向扩散，没有侧向扩散B浅结
C粗略的掺杂控制D表面污染的阻碍
②离子注入引入的额外的优势：
A在接近常温下进行
B使宽范围浓度的掺杂成为可能
33、集成电路的形成
集成电路的制造工艺与分立器件的制造工艺一样都是在硅平面工艺基础上发展起来的，有很多相同之处，同时又有所不同。
相同点：
单项工艺相同的方法外延，氧化，光刻，扩散，离子注入，淀积等。
不同点：
主要有电隔离，电连接，局部氧化，平整化以及吸杂等。
电隔离：
（1）PN结隔离：
双极型集成电路多采用PN结隔离，是在硅片衬底上通过扩散与外延等工艺制作出隔离岛，元件就做在隔离岛上。
（2）介质隔离：
SOS集成电路（SilicononSapphire）是最早的介质隔离薄膜电路，新材料SOI（SilicononInsulator）有很大发展，SOI集成电路也是采用介质隔离工艺的电路。
电连接：
集成电路各元件之间构成电路必须进行电连接，这多是采用淀积金属薄膜，经光刻工艺形成电连接图形，电路复杂的集成电路一般是多层金属布线，构成电连接。
局部氧化：
分离器件的氧化工艺是在整个硅片表面制备二氧化硅薄膜，而集成电路工艺中的氧化有时是在局部进行，如MOS型电路中以氮化硅作为掩蔽膜的局部氧化技术。
平整化：
超大规模集成电路的制备经过多次光刻、氧化等工艺，使得硅片表面不平整，台阶高，这样在进行电连接时，台阶处的金属薄膜连线易断裂，因此，有时通过平面化技术来解决这一问题，如在金属布线进行电连接之前，采用在硅片表面涂附聚酰亚胺膜的方法达到平面化的工艺技术。
吸杂：
硅单晶本身的缺欠以及电路制备工艺中的诱生缺欠，对电路性能影响很大，有源元件附近的缺欠，通过吸杂技术可以消除或减少缺欠，如通过在硅片背面造成机械损伤，喷沙或研磨，这种背损伤可以吸收杂质与缺欠。
34、封装的工艺流程
底部准备：
底部准备通常包括磨薄和镀金。
划片：
用划片法或锯片法将晶片分离成单个芯片
取片和承载：
在挑选机上选出良品芯片，放于承载托盘中。
粘片：
用金硅熔点技术或银浆粘贴材料粘贴在封装体的芯片安装区域。
打线：
A：
芯片上的打线点与封装体引脚的内部端点之间用很细的线连接起来（线压焊）；B：
在芯片的打线点上安装半球型的金属突起物（反面球形压焊）；C：
TAB压焊技术；
封装前检查有无污染物；芯片粘贴质量；金属连接点的好坏
电镀、切割筋成和印字
最终测试
35、封装设计
金属罐法；双列直插封装；双列直插封装；针形栅格阵列封装
球形栅格阵列封装；薄形封装；四面引脚封装；板上芯片（COB）
升级会员 