PCB技巧问答0821.docx
《PCB技巧问答0821.docx》由会员分享，可在线阅读，更多相关《PCB技巧问答0821.docx（43页珍藏版）》请在冰豆网上搜索。
PCB技巧问答0821
PCB技巧问答
2008-08-2816:
56:
38| 分类：
PCB| 标签：
|字号大中小 订阅
Q:
请问就你个人观点而言：
针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA工具有较好的性能价格比（含仿真）？
可否分别说明。
A:
限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范畴来讲，我主张的原则是够用就好。
常规的电路设计，INNOVEDA的PADS就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。
在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。
以上观点纯属个人观点！
Q:
当一个系统中既存在有RF小信号，又有高速时钟信号时，通常我们采用数/模分开布局，通过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本来说当然不利，而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点，最后都会接到机壳地上去，从而使得干扰通过接地耦合到前端，这是我们非常头痛的问题，想请教专家这方面的措施。
A:
既有RF小信号，又有高速时钟信号的情况较为复杂，干扰的原因需要做仔细的分析，并相应的尝试用不同的方法来解决。
要按照具体的应用来看，可以尝试一下以下的方法。
0：
存在RF小信号，高速时钟信号时，首先是要将电源的供应分开，不宜采用开关电源，可以选用线性电源。
1：
选择RF小信号，高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式，应该可以。
2：
将数字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上。
3：
尝试采用滤波的方式去除干扰。
Q:
线路板设计如果考虑EMC，必定提高不少成本。
请问如何尽可能的答道EMC要求，又不致带太大的成本压力？
谢谢。
A:
在实际应用中仅仅依靠印制板设计是无法从根本上解决问题的，但是我们可以通过印制板来改善它：
合理的器件布局，主要是感性的器件的放置，尽可能的短的布线连接，同时合理的接地分配，在可能的情况下将板上所有器件的Chassisground用专门的一层连接在一起，设计专门的并与设备的外壳紧密相连的结合点。
在选择器件时，应就低不就高，用慢不用快的原则。
Q:
我希望PCB方面：
1.做PCB的自动布线。
2.
（1）+热分析
3.
（1）+时序分析
4.
（1）+阻抗分析
5.
（1）+
（2）+（3）
6.
（1）+（3）+（4）
7.
（1）+
（2）+（3）+（4）
我应当如何选择，才能得到最好的性价比。
我希望PLD方面：
VHDL编程--》仿真--》综合--》下载等步骤，我是分别用独立的工具好？
还是用PLD芯片厂家提供的集成环境好？
A:
目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。
PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。
Q:
pcb设计中需要注意哪些问题？
A:
PCB设计时所要注意的问题随着应用产品的不同而不同。
就象数字电路与仿真电路要注意的地方不尽相同那样。
以下仅概略的几个要注意的原则。
1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等。
这些都会影响信号品质，甚至电磁辐射问题。
2、电源和地相关的走线与过孔（via）要尽量宽，尽量大。
3、不同特性电路的区域配置。
良好的区域配置对走线的难易，甚至信号质量都有相当大的关系。
4、要配合生产工厂的制造工艺来设定DRC（DesignRuleCheck）及与测试相关的设计（如测试点）。
其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如，即便都是数字电路，是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。
Q:
在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的软件。
A:
一般EMI/EMC设计时需要同时考虑辐射（radiated）与传导（conducted）两个方面.前者归属于频率较高的部分（>30MHz）后者则是较低频的部分（<30MHz）.所以不能只注意高频而忽略低频的部分.
一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB迭层的安排,重要联机的走法,器件的选择等,如果这些没有事前有较佳的安排,事后解决则会事倍功半,增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率（slewrate）尽量小以减低高频成分,选择去耦合（decoupling/bypass）电容时注意其频率响应是否符合需求以降低电源层噪声.另外,注意高频信号电流之回流路径使其回路面积尽量小（也就是回路阻抗loopimpedance尽量小）以减少辐射.还可以用分割地层的方式以控制高频噪声的范围.最后,适当的选择PCB与外壳的接地点（chassisground）。
Q:
线路板设计如果考虑EMC，必定提高不少成本。
请问如何尽可能的答道EMC要求，又不致带太大的成本压力？
谢谢。
A:
PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferritebead、choke等抑制高频谐波器件的缘故。
除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。
以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率（slewrate）较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径（returncurrentpath），以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。
特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassisground。
6、可适当运用groundguard/shunttraces在一些特别高速的信号旁。
但要注意guard/shunttraces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
Q:
在高速PCB设计时为了防止反射就要考虑阻抗匹配，但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到，在原理图的设计时怎样来考虑这个问题？
另外关于IBIS模型，不知在那里能提供比较准确的IBIS模型库。
我们从网上下载的库大多数都不太准确，很影响仿真的参考性。
A:
在设计高速PCB电路时，阻抗匹配是设计的要素之一。
而阻抗值跟走线方式有绝对的关系，例如是走在表面层（microstrip）或内层（stripline/doublestripline），与参考层（电源层或地层）的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。
也就是说要在布线后才能确定阻抗值。
一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators（端接），如串联电阻等，来缓和走线阻抗不连续的效应。
真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。
IBIS模型的准确性直接影响到仿真的结果。
基本上IBIS可看成是实际芯片I/Obuffer等效电路的电气特性资料，一般可由SPICE模型转换而得（亦可采用测量，但限制较多），而SPICE的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。
也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。
如果厂商所提供的IBIS不准确，只能不断要求该厂商改进才是根本解决之道。
Q:
通常查看（11）评论（0）收藏推荐
· PCB线路板抄板方法及步骤
2006-11-2010:
17:
00
第一步，拿到一块PCB，首先在纸上记录好所有元气件的型号，参数，以及位置，尤其是二极管，三机管的方向，IC缺口的方向。
最好用数码相机拍两张元气件位置的照片。
第二步，拆掉所有器件，并且将PAD孔里的锡去掉。
用酒精将PCB清洗干净，然后放入扫描仪内，扫描仪扫描的时候需要稍调高一些扫描的像素，以便得到较清晰的图像，启动POHTOSHOP，用彩色方式将丝印面扫入，保存该文件并打印出来备用。
第三步，用水纱纸将TOPLAYER和BOTTOMLAYER两层轻微打磨，打磨到铜膜发亮，放入扫描仪，启动PHOTOSHOP，用彩色方式将两层分别扫入。
注意，PCB在扫描仪内摆放一定要横平树直，否则扫描的图象就无法使用，并保存文件。
第四步，调整画布的对比度，明暗度，使有铜膜的部分和没有铜膜的部分对比强烈，然后将次图转为黑白色，检查线条是否清晰，如果不清晰，则重复本步骤。
如果清晰，将图存为黑白BMP格式文件TOP.BMP和BOT.BMP，如果发现图形有问题还可以用PHOTOSHOP进行修补和修正。
第五步，将两个BMP格式的文件分别转为PROTEL格式文件，在PROTEL中调入两层，如过两层的PAD和VIA的位置基本重合，表明前几个步骤做的很好，如果有偏差，则重复第三步。
第六步，将TOP层的BMP转化为TOP.PCB，注意要转化到SILK层，就是黄色的那层，然后你在TOP层描线就是了，并且根据第二步的图纸放置器件。
画完后将SILK层删掉。
第七步，将BOT层的BMP转化为BOT.PCB，注意要转化到SILK层，就是黄色的那层，然后你在BOT层描线就是了。
画完后将SILK层删掉。
第八步，在PROTEL中将TOP.PCB和BOT.PCB调入，合为一个图就OK了。
第九步，用激光打印机将TOPLAYER，BOTTOMLAYER分别打印到透明胶片上（1：
1的比例），把胶片放到那块PCB上，比较一下是否有误，如果没错，你就大功告成了。
其他：
如果是多层板还要细心打磨到里面的内层，同时重复第三到第九的步骤，当然图形的命名也不同，要根据层数来定，一般双面板抄板要比多层板简单许多，多层板抄板容易出现对位不准的情况，所以多层板抄板要特别仔细和小心（其中内部的导通孔和不导通孔很容易出现问题）。
查看（6）评论（0）收藏推荐
· 开关电源的PCB设计规范
2006-11-2010:
13:
00
在任何开关电源设计中，PCB板的物理设计都是最后一个环节，如果设计方法不当，PCB可能会辐射过多的电磁干扰，造成电源工作不稳定，以下针对各个步骤中所需注意的事项进行分析:
一、从原理图到PCB的设计流程建立元件参数－>输入原理网表->设计参数设置->手工布局->手工布线->验证设计－>复查->CAM输出。
二、参数设置相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。
最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将走线间距设为8mil。
焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。
当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。
三、元器件布局实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。
例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声；由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，因此，在设计印制电路板的时候，应注意采用正确的方法。
每一个开关电源都有四个电流回路：
（1）.电源开关交流回路
（2）.输出整流交流回路（3）.输入信号源电流回路（4）.输出负载电流回路输入回路通过一个近似直流的电流对输入电容充电，滤波电容主要起到一个宽带储能作用；类似地，输出滤波电容也用来储存来自输出整流器的高频能量，同时消除输出负载回路的直流能量。
所以，输入和输出滤波电容的接线端十分重要，输入及输出电流回路应分别只从滤波电容的接线端连接到电源；如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连，交流能量将由输入或输出滤波电容并辐射到环境中去。
电源开关交流回路和整流器的交流回路包含高幅梯形电流，这些电流中谐波成分很高，其频率远大于开关基频，峰值幅度可高达持续输入/输出直流电流幅度的5倍，过渡时间通常约为50ns。
这两个回路最容易产生电磁干扰，因此必须在电源中其它印制线布线之前先布好这些交流回路，每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置，调整元件位置使它们之间的电流路径尽可能短。
建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下：
·放置变压器
·设计电源开关电流回路
·设计输出整流器电流回路
·连接到交流电源电路的控制电路
·设计输入电流源回路和输入滤波器设计输出负载回路和输出滤波器根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则：
（1）首先要考虑PCB尺寸大小。
PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小则散热不好，且邻近线条易受干扰。
电路板的最佳形状矩形，长宽比为3：
2或4：
3，位于电路板边缘的元器件，离电路板边缘一般不小于2mm。
（2）放置器件时要考虑以后的焊接，不要太密集.
（3）以每个功能电路的核心元件为中心，围绕它来进行布局。
元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接,去耦电容尽量靠近器件的VCC。
（4）在高频下工作的电路，要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列。
这样，不但美观，而且装焊容易，易于批量生产。
（5）按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
（6）布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起。
（7）尽可能地减小环路面积,以抑制开关电源的辐射干扰。
四、布线开关电源中包含有高频信号，PCB上任何印制线都可以起到天线的作用，印制线的长度和宽度会影响其阻抗和感抗，从而影响频率响应。
即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题（甚至再次辐射出干扰信号）。
因此应将所有通过交流电流的印制线设计得尽可能短而宽，这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。
印制线的长度与其表现出的电感量和阻抗成正比，而宽度则与印制线的电感量和阻抗成反比。
长度反映出印制线响应的波长，长度越长，印制线能发送和接收电磁波的频率越低，它就能辐射出更多的射频能量。
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。
同时、使电源线、地线的走向和电流的方向一致，这样有助于增强抗噪声能力。
接地是开关电源四个电流回路的底层支路，作为电路的公共参考点起着很重要的作用，它是控制干扰的重要方法。
因此，在布局中应仔细考虑接地线的放置，将各种接地混合会造成电源工作不稳定。
在地线设计中应注意以下几点：
1.正确选择单点接地通常，滤波电容公共端应是其它的接地点耦合到大电流的交流地的唯一连接点，同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上，主要是考虑电路各部分回流到地的电流是变化的，因实际流过的线路的阻抗会导致电路各部分地电位的变化而引入干扰。
在本开关电源中，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而采用一点接地，即将电源开关电流回路（中的几个器件的地线都连到接地脚上，输出整流器电流回路的几个器件的地线也同样接到相应的滤波电容的接地脚上，这样电源工作较稳定，不易自激。
做不到单点时，在共地处接两二极管或一小电阻，其实接在比较集中的一块铜箔处就可以。
2.尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏，因此要确保每一个大电流的接地端采用尽量短而宽的印制线，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：
地线＞电源线＞信号线，如有可能，接地线的宽度应大于3mm，也可用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。
进行全局布线的时候，还须遵循以下原则：
（1）.布线方向：
从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修（注：
指在满足电路性能及整机安装与面板布局要求的前提下）。
（2）.设计布线图时走线尽量少拐弯，印刷弧上的线宽不要突变，导线拐角应≥90度,力求线条简单明了。
（3）.印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。
即让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。
因采用单面板，直插元件位于top面，表贴器件位于bottom面，所以在布局的时候直插器件可与表贴器件交叠，但要避免焊盘重叠。
3．输入地与输出地本开关电源中为低压的DC－DC，欲将输出电压反馈回变压器的初级，两边的电路应有共同的参考地，所以在对两边的地线分别铺铜之后，还要连接在一起，形成共同的地。
五、检查布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
电源线和地线的宽度是否合适，在PCB中是否还有能让地线加宽的地方。
注意：
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。
六、复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置，还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。
七、设计输出输出光绘文件的注意事项：
a.需要输出的层有布线层（底层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（底层阻焊）、钻孔层（底层），另外还要生成钻孔文件（NCDrill）b.设置丝印层的Layer时，不要选择PartType，选择顶层（底层）和丝印层的Outline、Text、Linec.在设置每层的Layer时，将BoardOutline选上，设置丝印层的Layer时，不要选择PartType，选择顶层（底层）和丝印层的Outline、Text、Line。
d.生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改。
查看（6）评论（0）收藏推荐
· 主板走线和布局设计
2006-11-2010:
08:
00
对于一块主板而言，除应在零部件用料（如采用优质电容、三相电源线路等）方面下功夫外，主板的走线和布局设计也是非常重要的。
由于主板走线和布局设计的形式很多，技术性非常强，因此这也是优质主板与劣质主板的一大分别。
但是，普通消费者如何才能分辩出一块主板设计得好坏与否呢？
下面，笔者就为大家简单分析一下，使大家在选购主板时有更全面的参考依据。
一、解读主板的走线设计
1、时钟线等长概念 在一块主板上，从北桥芯片到CPU、内存、AGP插槽的距离应该相等，这是主板设计的基本要求，即所谓的“时钟线等长”概念。
作为CPU与内存连接桥梁的北桥芯片，在布局上是很有讲究的。
例如，部分有开发实力的主板厂商，就在北桥芯片的安排布局上采用旋转45度的巧妙设计，不但缩短了北桥芯片与CPU、内存插槽及AGP插槽之间的走线长度，而且更能使时钟线等长。
2、蛇行走线的误区 蛇行线（图1）是一种电脑主板上常见的走线形式（玩过诺基亚手机游戏《贪食蛇》的人应该不会陌生）。
主板上的走线设计是一门专业学问，有人认为蛇行线越多就说明有越高的设计水平，这个观点是错误的
其实，在一块主板上采用蛇行线的原因有两个：
一是为了保证走线线路的等长。
因为像CPU到北桥芯片的时钟线，它不同于普通家电的电路板线路，在这些线路上以100MHz左右的频率高速运行的信号，对线路的长度十分敏感。
不等长的时钟线路会引起信号的不同步，继而造成系统不稳定。
故此，某些线路必须以弯曲的方式走线来调节长度。
另一个使用蛇行线的常见原因为了尽可能减少电磁辐射（EMI）对主板其余部件和人体的影响。
因为高速而单调的数字信号会干扰主板中各种零件的正常工作。
通常，主板厂商抑制EMI的一种简便方法就是设计蛇形线，尽可能多地消化吸收辐射。
但是，我们也应该看到，虽然采用蛇行线有上面这些好处，也并不是说在设计主板走线时使用的蛇行线越多越好。
因为过多过密的主板走线会造成主板布局的疏密不均，会对主板的质量有一定的影响。
好的走线应使主板上各部分线路密度差别不大，并且要尽可能均匀分布，否则很容易造成主板的不稳定。
3、忌用“飞线”主板 判断一块主板走线的好坏，还可以从走线的转弯角度看出来。
好的主板布线应该比较均匀整齐，走线转弯角度不应小于135度。
因为转弯角度过小的走线在高频电路中相当于电感元件，会对其它设备产生干扰。
而某些设计水平很差的主板厂商在设计走线时，由于技术实力原因往往会导致最后的成品有缺陷。
此时，便采取人工修补的方法来解决问题，这种因设计不合理而出现的导线，称之为“飞线”（图2）。
如果一块主板上有飞线，就证明该主板的走线设计有一些问题。
二、解读主板的布局设计
主板的布局主要是从板上各部件（如集成电路芯片、电阻、电容、插槽等）的位置安排，以及线路走线来体现的。
好的主板在行家的眼里看起来，几乎就是一件精美的艺术品（图3）。
通常，芯片组厂商在向主板厂商供货时会提供芯片组的设计指南（CHIPSETDESIGNGUIDE）。
同时，一般还会有基于标准的样板，即所谓的“工程板，公板”。
主板大厂商一般都按照标准板的设计，做出符合官方芯片组所提供技术标准的主板，这样的产品质量有保障，但是价格较高。
反之，某些中小厂商往往为了均衡成本与功能的关系，对主板结构布局大肆修改，这些产品的质量可谓良莠不齐。
大致说来，普通消费者在选购主板时对布局应注意以下几点：
1、认准公板设计
前面说到，有些主板厂商为节约成本，降低价格，不但将主板的体积改小，也不使用公板设计，甚至还在主板用料上作相应调
升级会员 