计算机组成原理38章重难点与经典习题整理.docx

计算机组成原理38章重难点与经典习题整理.docx

《计算机组成原理38章重难点与经典习题整理.docx》由会员分享，可在线阅读，更多相关《计算机组成原理38章重难点与经典习题整理.docx（29页珍藏版）》请在冰豆网上搜索。

计算机组成原理38章重难点与经典习题整理

第三章：

内部存储器

重难点内容整理：

一．存储器的分类

按存储介质分

a）半导体存储器：

用半导体器件（MOS管）组成的存储器；

b）磁表面存储器：

用磁性材料（磁化作用）做成的存储器；

c）光盘存储器：

用光介质（光学性质）构成的存储器；

按存取方式分

d）随机存储器：

存取时间和存储单元的物理位置无关；

e）顺序存储器：

存取时间和存储单元的物理位置有关；

f）半顺序存储器：

存取时间部分地依赖于存储单元的物理位置；

按存储内容可变性分

g）只读存储器（ROM）

i.只能读出而不能写入的半导体存储器；

h）随机读写存储器（RAM）：

i.既能读出又能写入的半导体存储器；

按信息易失性分

i）易失性存储器：

断电后信息即消失的存储器；

j）非易失性存储器：

断电后仍能保存信息的存储器；

按在计算机系统中的作用分

k）主存储器

i.能够被CPU直接访问，速度较快，用于保存系统当前运行所需的所有程序和数据；

l）辅助存储器

i.不能被CPU直接访问，速度较慢，用于保存系统中的所有的程序和数据；

m）高速缓冲存储器（Cache）

i.能够被CPU直接访问，速度快，用于保存系统当前运行中频繁使用的程序和数据；

n）控制存储器

i.CPU内部的存储单元。

二：

存储器容量的扩充

1.基本概念：

（1）单存储芯片的容量有限，实际存储器由多片存储芯片扩展而成；

（存储芯片）与CPU的连接

a）数据、地址、控制三总线连接；

b）多个存储芯片

CPU

i.不是一一对应连接

（2）关注存储芯片与CPU的外部引脚

（3）存储器容量扩充方式

c）位扩展、字扩展、字位扩展

（4）存储芯片的外部引脚

d）数据总线：

位数与存储单元字长相同，用于传送数据信息；

e）地址总线：

位数与存储单元个数为2n关系，用于选择存储单元；

f）片选信号：

决定当前芯片是否正在被访问；

g）读写信号：

决定当前对芯片的访问类型；

（5）CPU的外部引脚

h）数据总线：

位数与机器字长相同，用于传送数据信息；

i）地址总线：

位数与系统中可访问单元个数为2n的关系，用于选择访问单元；

j）读写信号：

决定当前CPU的访问类型；

2.存储器容量的位扩展

（1）存储单元数不变，每个单元的位数（字长）增加；

（2）与CPU的引脚连接方法：

a）地址线：

各芯片的地址线直接与CPU地址线连接；

b）数据线：

各芯片的数据线分别与CPU数据线的不同位连接；

c）片选及读写线：

各芯片的片选及读写信号直接与CPU的访存及读写信号连接；

（3）注意：

CPU对该存储器的访问是对各位扩展芯片的同一单元的同时访问。

3.存储器容量的字扩展

（1）字扩展：

每个单元位数不变，总的单元个数增加。

（2）与CPU的引脚连接方法：

地址线：

各芯片的地址线与CPU的低位地址线直接连接；

数据线：

各芯片的数据线直接与CPU数据线连接；

读写线：

各芯片的读写信号直接与CPU的读写信号连接；

片选信号：

各芯片的片选信号由CPU的高位地址和访存信号产生；

（3）注意：

CPU对该存储器的访问是对某一字扩展芯片的一个单元的访问。

4.存储器容量的字位扩展

（1）字位扩展：

每个单元位数和总的单元个数都增加。

（2）扩展方法

先进行位扩展，形成满足位要求的存储芯片组；

再使用存储芯片组进行字扩展。

（3）要求：

能够计算出字位扩展所需的存储芯片的数目。

例如：

用L×K的芯片构成M×N的存储系统；

所需芯片总数为M/L×N/K片。

三．主存与Cache的地址映射

1.基本概念：

（1）信息从主存→Cache中，如何定位？

¡Cache的容量小于主存，需要采用某种算法确定主存和Cache中块的对应关系；

（2）地址映射

¡主存中数据块调入Cache中时，主存数据块与Cache行之间的映射关系；

（3）地址变换

¡CPU访存时，将主存地址按映射函数关系变换成Cache地址的过程；

（4）地址映射的方式

¡全相联映射、直接映射、组相联映射；

2.全相联映射：

（1）映射关系

¡主存中的任意字块可调进Cache的任一行中；

（2）地址映射

¡主存中数据块调入Cache时，可以调入Cache的任一空行；

¡调入的同时，将主存标记和Cache的行号同时写入块表；

◆课本上的说法：

将主存标记保存于调入Cache行的对应标记位

（3）地址变换

¡CPU访存时，发出主存地址；

¡将主存标记作为关键字，送入块表中检索每一个单元；

¡命中时，读出对应单元中的Cache行号；

¡使用Cache行号和主存地址中的块内地址访问Cache；

3.直接映射：

（1）映射关系

¡主存中的每一块数据只能调入Cache的特定行中；

¡直接映射函数为：

i=jmod2c

（2）地址映射

¡主存中数据块调入Cache时，只能调入Cache的特定行；

¡同时，将主存标记写入块表中与Cache行地址相同的单元；

（3）地址变换

¡CPU访存时，发出主存地址；

¡从主存地址中截取出Cache行号，访问块表的对应单元；

¡若该单元中数据与主存标记相同，则命中，否则未命中；

¡命中时，使用Cache行号和块内地址（即主存地址中除主存标记位之外的其余位）访问Cache；

经典习题整理：

一．选择题

1.计算机系统中的存贮器系统是指D。

ARAM存贮器

BROM存贮器

C主存贮器

Dcache、主存贮器和外存贮器

2.存储单元是指___B___。

A存放一个二进制信息位的存贮元

B存放一个机器字的所有存贮元集合

C存放一个字节的所有存贮元集合

D存放两个字节的所有存贮元集合；

3.相联存贮器是按___C___进行寻址的存贮器。

A地址方式B堆栈方式

C内容指定方式D地址方式与堆栈方式

4.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为___D___。

A64，16B16，64C64，8D16，16。

5.交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。

A

A模块式，并行，多个B模块式串行，多个

C整体式，并行，一个D整体式，串行，多个

6.用某个寄存器中操作数的寻址方式称为___C___寻址。

A直接B间接C寄存器直接D寄存器间接

7.主存贮器和CPU之间增加cache的目的是___A___。

A解决CPU和主存之间的速度匹配问题

B扩大主存贮器容量

C扩大CPU中通用寄存器的数量

D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

二．填空题

1.相联存储器不按地址而是按A.访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。

A.内容B.行地址表C.页表，段表，块表

2.闪速存储器能提供高性能、低功耗、高可靠性及A.______能力，为现有的B.______体系结构带来巨大变化，因此作为C.______用于便携式电脑中。

A．瞬时启动B.存储器C.固态盘

3.对存储器的要求是A.______，B.______，C.______。

为了解决这三方面的矛盾，计算机采用多级存储体系结构。

A.容量大B.速度快C.成本低

三．综合题

设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。

存储周期T=200ns,数据总线宽度为64位，总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各是多少？

解：

信息总量：

q=64位×4=256位

顺序存储器和交叉存储器读出4个字的时间分别是：

t2=mT=4×200ns=8×10–7（s）

t1=T+（m–1）τ=200+3×50=3.5×10–7（s）

顺序存储器带宽是：

W1=q/t2=32×107（位/S）

交叉存储器带宽是：

W2=q/t1=73×107（位/S）

第四章：

指令系统

重难点内容整理

1.指令格式

基本概念：

指令字表示一条指令的机器字，就称为指令宇，通常简称指令。

指令格式，则是指令字用二进制代码表示的结构形式。

操作码字段表征指令的操作特性与功能；地址码字段通常指定参与操作的操作数的地址。

4.2.1操作码

指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。

不同的指令用操作码字段的不同编码来表示，每一种编码代表一种指令。

组成操作码字段的位数一般取决于计算机指令系统的规模。

4.2.2地址码

地址码通常指定参与操作的操作数的地址。

根据一条指令中有几个操作数地址，可将该指令称为几操作数指令或几地址指令。

目前二地址和一地址指令格式用的得最多。

零地址指令的指令字中只有操作码，而没有地址码。

一地址指令常称单操作数指令。

（AC）OP（A）→AC

二地址指令常称双操作数指令，它有两个地址码字段A1和A2，分别指明参与操作的两个数在内存中或运算器通用寄存器的地址，其中地址A1兼做存放操作结果的地址。

（A1）OP（A2）→A1

三地址指令字中有三个操作数地址A1，A2和A3。

（A1）OP（A2）→A3

从操作数的物理位置来说，又可归结为三种类型：

访问内存的指令格式，我们称这类指令为存储器－存储器（SS）型指令；

访问寄存器的指令格式，我们称这类指令为寄存器－寄存器（RR）型指令；

第三种类型为寄存器－存储器（RS）型指令。

4.2.3指令字长度

一个指令字中包含二进制代码的位数，称为指令字长度。

机器字长是指计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。

指令字长度等于机器字长度的指令，称为单字长指令；

指令字长度等于半个机器字长度的指令，称为半字长指令；

指令字长度等于两个机器字长度的指令，称为双字长指令。

使用多字长指令的目的，在于提供足够的地址位来解决访问内存任何单元的寻址问题，但是主要缺点是必须两次或多次访问内存以取出整条指令，这就降低了CPU的运算速度，同时又占用了更多的存储空间。

在一个指令系统中，如果各种指令字长度是相等的，称为等长指令字结构，这种指令字结构简单，且指令字长度是不变的。

如果各种指令字长度随指令功能而异，就称为变长指令字结构。

这种指令字结构灵活，能充分利用指令长度，但指令的控制较复杂。

4.2.4指令助记符

由于硬件只能识别1和0，所以采用二进制操作码是必要的，但是我们用二进制来书写程序却非常麻烦。

为便于书写和记忆而设定的，与机器指令一一对应。

每条指令通常用3个或4个英文缩写字母来表示。

这种缩写码叫做指令助记符。

指令助记符由汇编程序转换成它们相对应的二进制操作码。

不同的计算机中，指令助记符的规定是不一样的。

当指令的操作码用助记符表示，而地址及其寻址特征也用符号表示时，就成为汇编语言，这些符号称为汇编符号，用汇编符号表示的指令格式，就称为汇编格式。

4.2.5指令格式举例

八位微型计算机的指令格式

8位微型机字长只有8位，指令结构是一种可变字长形式，包含单字长、双字长、三字长指令等多种。

　操作码　　　　　　　　　　　　　　单字长指令

　操作码　　操作数地址　　　　　　双字长指令

　操作码　操作数地址１　操作数地址2　　三字长指令

　内存按字节编址，所以单字长指令每执行一条指令后，指令地址加１。

双字长指令或三字长指令每执行一条指令时，指令地址要加2或加3，可见多字长的指令格式不利于提高机器速度。

2.指令和数据的寻址方式

4.4.1指令的寻址方式

1.顺序寻址方式

由于指令地址在内存中按顺序安排，当执行一段程序时，通常是一条指令接一条指令的顺序进行。

2.跳跃寻址方式

当程序转移执行的顺序时，指令的寻址就采取跳跃寻址方式。

所谓跳跃，是指下条指令的地址码不是由程序计数器给出，而是由本条指令给出。

采用指令跳跃寻址方式，可以实现程序转移或构成循环程序，从而能缩短程序长度，或将某些程序作为公共程序引用。

指令系统中的各种条件转移或无条件转移指令，就是为了实现指令的跳跃寻址而设置的。

经典习题整理：

1．选择题：

1.以下四类指令中，执行时间最长的是（）。

A.RR行指令

B..RS型指令

C.SS型指令

D.程序控制指令

解析C

存储器属于外设，读写传输速率远低于CPU内存寄存器和主存

2.堆栈指针SP的内容是（）。

A,栈顶单元内容

B.栈顶单元地址

C.栈底单元内容

D.栈底单元地址

解析B

3.位操作类指令的功能是（）

A.对CPU内部通用寄存器活主存某一单元任一位进行状态校验（0或1）

B.对CPU内部通用寄存器活主存某一单元任一位进行状态强置（0或1）

C.对CPU内部通用寄存器或主存某一单元任一位进行状态校验或强置进行移位操作

解析C

4.指令的寻址方式有顺序和跳跃两种方式。

采用跳跃寻址方式时可以实现（）。

A.堆栈寻址

B.程序的条件转移

C.程序的无条件转移

D.程序的条件转移或无条件转移

解析D

5.某寄存器的值有时是地址，因此只有计算机的（）才能识别它。

A.译码器

B.判断程序

C.指令

D.时序信号

解析C

6.以下有关RISC的描述中正确的是（）

A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况

B.RISC是从原来CISC系统的指令系统中挑选一部分实现的

C.RISC的主要目标是减少指令数

D.RISC没有乘除指令和浮点运算指令

E.解析C

7.变址寻址方式中，操作数的有效地址等于（）。

A.基址寄存器内容加上行驶（位移量）

B堆栈寄存器内容加上行驶（位移量）

C变址寄存器内容加上行驶（位移量）

D.程序计数器内容加上行驶（位移量）

解析C

8.某计算机在场32位，其存储容量为16MB.若按双字变址，她的寻址范围是（）。

A.0-16MB

B.0-8M

C.0-8MB

D.0-16MB

解析B

9.在采用（）对设备进行变址情况下，不需要专门的I/O指令组。

A.统一编制法

B.单独编址法

C.两者都是

D.二者都不是

解析A

10.下面描述RISC指令系统中基本概念不正确的句子是（0.

A.选取使用频率高的一些简单指令，指令条数少

B.指令长度固定

C.指令格式种类多，寻址方式种类多

D.只有存取指令访问存储器

解析C

2．填空题：

1.指令格式中，操作码字段表征指令的__________，地址码字段指示__________。

微小型机中多采用__________混合方式的格式指令。

解析操作特性与功能；操作数的位置；二地址单地址和零地址

2.一个较完善的指令系统应包括_________类指令，___________类指令，__________类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。

解析数据传送；算术运算；逻辑运算。

3.RISCCPU是克服CISC机器缺点的基础上发展起来的，它具有的三个基本要素是：

一个有限的__________；CPU配备大量的__________；强调__________的优化。

解析简单指令系统；通用寄存器；指令流水线。

4.CPU从__________中取出一条指令并执行这条指令的时间和称为__________。

由于各种指令的操作功能不同，各种指令的指令周期是__________。

解析存储器；指令周期；不相同的

5.设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。

若有效地址E-（PC）+D,则为__________寻址方式；若E=（I）+D.则为__________；若为相对简洁寻址方式，则有效地址为__________。

解析相对；基址；E=（（PC）+D）.

6.条件转移，无条件转移，转子程序，返回主程序，中断返回指令都属于__________类指令。

这类指令在指令格式中所表示的地址不是__________的地址，而是__________的地址。

解析程序控制类；操作数；下一条指令

7.指令寻址的基本方式有两种，__________方式和__________方式。

解析顺序寻址；跳跃寻址

8.堆栈是一种特殊的数据寻址方式，它采用__________原理。

按结构不同。

分为__________堆栈和__________堆栈。

解析先进后出；寄存器；存储器。

9.形成指令地址的方式。

称为__________方式。

有__________寻址黑__________寻址两种，使用__________来跟踪。

解析指令寻址；顺序；跳跃；程序计数器

10.指令系统是表征一台计算机性能的重要因素，她的__________和__________不仅直接影响到机器硬件结构。

而且也影响到__________。

解析格式；功能；系统软件

三．综合题

指令格式如下所示，op为操作码字段，试分析指令格式的特点。

3126252322181716150

op

源寄存器

变址寄存器

偏移量

【解】

（1）操作码字段为6位，可指定26=64种操作，即64条指令。

（2）单字长（32位）二地址指令。

（3）一个操作数在原寄存器（共16个），另一个操作数在存储器中（由变址寄存器内容+偏移量来决定），所以是rs型指令。

（4）这种指令结构用于访问存储器。

第五章：

中央处理机

重难点内容整理：

一．指令周期

1.指令周期的基本概念：

（1）CPU执行程序是一个“取指令—执行指令”的循环过程。

（2）指令周期

o）CPU从内存中取出一条指令，

并执行完毕的时间总和；

（3）CPU周期

p）又称机器周期，一般为从内存读取一条指令字的最短时间；

q）一个CPU周期可以完成CPU的一个基本操作。

（4）时钟周期

r）也叫节拍脉冲或T周期，是计算机工作的基本时间单位。

（5）一个完整的指令周期由若干机器周期：

s）取指周期——间址周期——执行周期——中断周期

t）任何指令周期最少两个机器周期：

取指周期—执行周期；

（6）不同指令的指令周期长度不一定相同。

u）所有指令的第一个机器周期必为取指周期；

v）指令的执行周期可包含1~多个机器周期；

2.一个简单的程序：

地址

指令

说明

100

程序执行前设置（R0）=00，（R1）=10，（R2）=20，（R3）=30

101

MOVR0,R1

传送指令MOV执行（R1）R0

102

LADR1,6

取数指令LAD从6号单元中取数100R1

103

ADDR1,R2

加法指令ADD执行（R1）+（R2）R2，结果为（R2）=120

104

STOR2,（R3）

存数指令STO用（R3）间接寻址，（R2）=120写入30号单元

105

JMP101

转移指令JMP改变程序执行顺序，转到101号单元

106

ANDR1,R3

逻辑与指令AND执行（R1）·（R2）R3

二．微程序控制器

1.微程序控制原理

（1）微程序设计技术是利用软件方法来设计硬件的一门技术。

a）具有规整性、灵活性、可维护性等一系列优点；

b）逐渐取代了早期的组合逻辑控制器，已被广泛地应用。

（2）基本思想

c）仿照通常的解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里；

d）当机器运行时，一条一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使部件执行规定的操作。

2.微程序设计技术

（1）微指令编码

（2）微地址的形成方法

（3）微指令格式

（4）动态微程序设计

3.流水CPU

（1）并行处理技术

●标准的冯·诺依曼体系结构，采用的是串行处理，即一个时刻只能进行一个操作。

●并行性的两种含义：

1同时性：

两个以上事件在同一时刻发生；

◆如多机系统中，同一时刻多个进程在运行。

2并发性：

两个以上事件在同一间隔内发生。

◆如并发程序，某一时刻CPU中只有一个进程在运行，而在一个时间段内，多个进程同时运行。

●并行性的三种形式：

3时间并行：

即使用流水处理部件，时间重叠。

4空间并行：

设置重复资源，同时工作。

5时间并行＋空间并行：

时间重叠和资源重复的综合应用。

（2）流水CPU的结构

A．流水计算机的系统组成

●流水CPU的组成

¡指令部件

◆指令部件本身构成一个流水线，由取指令、指令译码、计算操作数地址、取操作数等过程段组成。

¡指令队列

◆指令队列是一个先进先出的寄存器栈，用于存放经过译码的指令和取来的操作数。

¡执行部件

◆执行部件可以具有多个算术逻辑运算部件，这些部件本身又用流水线方式构成。

●主存采用多体交叉存储器，以提高访问速度。

B．流水CPU的加速比

●若某CPU指令执行，可划分为K个阶段，每个阶段1个周期；

●非流水线CPU处理n个任务时，所需时钟周期数

T1＝n×k

●一个具有k级过程段的流水CPU处理这n个任务时，需要的时钟周期数

Tk＝k＋（n－1）

¡k个时钟周期用于处理第一个任务；

¡k个周期后，流水线被装满，剩余的n－1个任务只需n－1个周期即可完成。

●将T1和Tk的比率定义为k级线性流水处理器的加速比：

Ck＝T1/Tk

C．流水线分类

●指令流水线

¡指令执行的并行处理；

¡指令流划分为取指、译码、取操作数、执行、写回等过程；

●算术流水线

¡运算操作步骤的并行处理；

¡现代微机中大多采用流水的算术运算器；

●处理机流水线

¡程序步骤的并行处理；

¡将每一阶段的处理分散在不同的机器上，应用于多机系统中；

经典习题整理：

一．选择题

1.以下叙述中正确描述的句子是：

__A_D___。

A同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作

2.流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU__A____。

A具备同等水平的吞吐能力B不具备同等水平的吞吐能力

C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力

3.微程序控制器中，机器指令与微指令的关系是___B___。

A.每一条机器指令由一条微指令来执行

B.每一条机器指令由一段微指令编写的微程序来解释执行

C.每一条机器指令组成的程序可由一条微指令来执行

D.一条微指令由若干条机器指令组成

4.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用___A___来规定。

A主存中读取一个指令字的最短时间

B主存中读取一个数据字的最