试题郑州大学计算机组成原理期末考试试题及答案.docx
《试题郑州大学计算机组成原理期末考试试题及答案.docx》由会员分享，可在线阅读，更多相关《试题郑州大学计算机组成原理期末考试试题及答案.docx（14页珍藏版）》请在冰豆网上搜索。
试题郑州大学计算机组成原理期末考试试题及答案
【关键字】试题
计算机组成原理课程试题（A卷）
一.1．目前的计算机，从原理上讲______。
A指令以二进制形式存放，数据以十进制形式存放
B指令以十进制形式存放，数据以二进制形式存放
C指令和数据都以二进制形式存放
D指令和数据都以十进制形式存放
2．在DMA方式下，将外设的数据传送到主存的路径为___________。
A外设→总线→主存B外设→总线→DMAC→主存
C外设→总线→处理器→主存D外设→DMAC→主存
3．双端口保存器所以能高速进行读写，是因为采用______。
A高速芯片B新型器件C流水技术D两套相互独立的读写电路
4.下面描述RISC机器基本概念中，正确的表述是________。
ARISC机器不一定是流水CPUBRISC机器一定是流水CPU
CRISC机器有复杂的指令系统D其CPU配备很少的通用寄存器
5．常用处理器性能公式计算程序执行时间，但公式中不包括__________。
A指令条数B每条指令执行的平均时钟周期数
C时钟周期D通用寄存器的数据位数
6．16位定点整数补码的范围为______。
A.-215+1～215B-215～215C-215～215D-215+1～215-1
7．CPU常使用________保存运算结果的条件代码、系统运行状态等信息。
A程序计数器B程序状态（状态条件）寄存器
C累加寄存器D指令寄存器
8．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用_________来规定。
A主存中读取一个指令字的最短时间B主存中读取一个数据字的最长时间
C主存中写入一个数据字的平均时间D主存中取一个数据字的平均时间
9．三态缓冲器的第3态是指__________状态。
A高电平B低电平C高阻D断电
10．设［X］补=1.x1x2x3x4,当满足______时，X>-1/2成立。
Ａx1必须为1，x2x3x4至少有一个为1Ｂx1必须为1，x2x3x4任意
Ｃx1必须为0，x2x3x4至少有一个为1Ｄx1必须为0，x2x3x4任意
11．下列英文缩写中，________均是总线标准名称。
APCI、USB、CRT、ISABPCI、USB、SCSI、EISA
CPCI-Express、VESA、DRAMDSCSI、USB、SRAM、ISA
12．相对于微程序控制器，硬布线控制器的特点是__________。
A指令执行速度快，指令功能的修改和控制困难
B指令执行速度快，指令功能的修改和控制容易
C指令执行速度慢，指令功能的修改和控制困难
D指令执行速度慢，指令功能的修改和控制容易
13．FlashMemory是指__________。
A紫外线擦除的只读保存器B静态读写保存器（SRAM）
C动态读写保存器（DRAM）D闪速保存器
14．处理器与主存间构建高速缓冲保存器Cache的主要目的是______。
A提高主保存器的存取速度B扩大主保存器容量
C提高辅助保存器的存取速度D扩大辅助保存器容量
15．动态RAM的特点是________。
A只要不断电信息不会自动消失B信息在断电后仍能保持
C需要不断刷新才能保持信息不变D信息不能随便修改
16．中断有内部中断（异常）和外部中断之分，________属于外部中断。
A键盘按键中断B除法错中断C溢出中断D访问缺页中断
17．某计算机的Cache共用16块（行），采用直接映射方式。
主存块大小是16字节，按字节编址。
主存134号地址内容应读入Cache的块（行）号是_________。
A0BC10D15
18．一个C语言程序定义了一个long类型（32位整型）的变量，初值时-27，在计算机内部它的编码是_________。
A0000001BHBFFFFFF1BHCFFFFFFE5HD0000FFE5H
19．描述计算机性能时，常用缩写MIPS，其中文含义是________。
A程序执行时间B程序指令条数
C每条指令需要的时钟周期数D每秒百万条指令
20．一个256K×8的DRAM芯片，其地址线和数据线总和为________。
A16B18C26D30
二.1.（）程序控制类指令的功能是进行CPU和I/O设备之间的数据传送。
2.（）数字逻辑的触发器具有记忆过去状态、保存信息的能力。
3.（）奇偶校验编码可以发现奇数个错误，且能够纠正一位错误。
4.（）指令周期是指CPU执行一条指令的时间。
5.（ ）逻辑0与逻辑1进行逻辑异或操作之后的结果是逻辑1。
6.（ ）多模块交叉存储器将地址的最低N位作为区分存储体的标志。
7.（ ）对一个正整数，它的原码、反码和补码都一样，也都与无符号数的编码一样。
8.（ ）4核处理器可以并行执行4个线程，这是所谓的并发性质的并行性。
9.（ ）为了便于实现多级中断，保存现场信息最有效的办法是采用堆栈。
10.（ ）相联存储器是按地址方式进行寻址的存储器。
三.1.按IEEE754标准，一个浮点数由__________,阶码E,尾数M三个域组成。
其中阶码E的值等于指数的__________,加上一个固定__________。
2.直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字__________、汉字__________以及字模码等三种不同用途的编码。
3.存储结构为8K×8位的EPROM芯片2764，用它组成64KB的ROM存储区共需__________片芯片。
4.形成指令地址的方式，称为指令寻址方式，有__________寻址和__________寻址两种。
5.时序信号产生器提供机器所需的定时时序信号，在硬布线控制器中，时序信号采用____________________三级体制；在微程序控制器中，一般采用____________________二级体制。
四.1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。
2.主存储器的性能指标有哪些？
含义是什么？
3.说明浮点数加减运算需要的主要步骤和作用。
4.外围设备的I/O控制分哪几类？
各有什么特点？
五.1．已知：
x=104，y=-46，使用计算机的8位补码原则进行如下运算：
（1）求[x]补，[y]补，[-y]补
（2）求x+y（如果有溢出请指出）
（3）求x-y（如果有溢出请指出）
2．一种二地址RR型，RS型指令结构如下所示：
6位4位4位1位2位16位
OP
源寄存器
目标寄存器
I
x
偏移量
其中源寄存器，目标寄存器都是通用寄存器，I为间接寻址标志位，x为寻址模式字段，D为偏移量字段，通过I,x,D的组合，可构成RS型寻址方式的有效地址E。
寻址方式
I
x
有效地址E算法
说明
直接寻址
0
00
相对寻址
0
01
PC为程序计数器
变址寻址
0
10
Rx为变址寄存器
寄存器间接寻址
1
11
R为通用寄存器
间接寻址
1
00
基址寻址
0
11
Rb为基址寄存器
请对应6种寻址方式，表中填出有效地址E的算法表达式。
3．某磁盘存储器的转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B,最小磁道直径为230mm,共有275道.问：
（1）磁盘存储器的存储容量是多少？
（2）最大位密度，最小位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均等待时间是多少？
4．某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的数据块大小为32B。
系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如图a和图b所示，图中页框号及标记字段的内容为十六进形式，页表的有效位为1表示页面在物理主存，Cache有效位为1，表示保存的数据可用。
请回答下列问题：
（1）虚拟地址共有几位，哪几位表示页号？
物理地址共有几位，哪几位表示页框号（物理页号）？
（2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？
要求说明每个字段的位数及在物理地址中的位置。
（3）虚拟地址001C60H所在的页面是否在主存中？
若在主存中，则该虚拟地址对应的物理地址是什么？
访问该地址时是否Cache命中？
要求说明理由。
计算机组成原理课程试题（B卷）
一.1．冯·诺依曼结构的计算机硬件有5大部件组成，它们是__________。
A.控制器、运算器、存储器、总线、外设
B.主机、存储器、适配器、输入设备、输出设备
C.运算器、存储器、控制器、输入设备、输出设备
D.中央处理器、存储器、总线、接口、外设
2.下列数中最大的数是______。
A.（）2B.（228）8C.（96）16D.（143）10
3．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。
A.译码器B.判别程序C.指令D.时序信号
4.在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器 B. 设备控制器 C.计数器 D.寄存器
5．定点数做补码加减运算时，其符号位是_____。
A.与数位分开进行运算B.与数位一起参加运算
C.符号位单独做加减运算D.两数符号位做异或运算
6．定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是______。
A．-215─215-1B．-215-1─215-1C．-215+1─215D．-215─215
7．在计算机系统中，表征系统运行状态的部件是________。
A.程序状态寄存器B.累加寄存器
C.程序计数器D.中断寄存器
8.运算器虽有许多部件组成，但核心部分是______。
A.数据总线B.算术逻辑运算单元
C.多路开关D.寄存器组
9．定点数运算产生溢出的原因是_____。
A.运算过程中最高位产生了进位或借位
B.参加运算的操作数超出了机器的表示范围
C.运算结果超出了机器的表示范围
D.寄存器的位数太少，不得不舍弃最低有效位
10．某存储系统有主存和Cache组成，在1000次的存储器访问中有25次没有命中Cache，该Cache的命中率是________。
A.97.5%B.98.0%C.98.5%D.99%
11．某计算机系统主存地址m位，机器字长n位，m>n。
若指令系统采用定长指令格式指令，则寻址方式执行速度最慢的是_________。
A.立即寻址B.直接寻址C.寄存器直接寻址D.存储器间接寻址
12．因为微程序不经常修改，所以一般存放在__________。
A．主存中B.堆栈中C.只读存储器中D.磁盘中
13.异步控制方式常用于_______作为主要控制方式。
A.在单总线结构计算机中访问主存与外部设备时B.微型机的CPU控制器中
C.硬布线控制的CPU中D.微程序控制器中
14.采用虚拟存储器的主要目的是______。
A.提高主存储器的存取速度B.扩大存储器空间，并能进行自动管理
C.提高外存储器的存取速度D.扩大外存储器的存储空间
15．动态RAM的特点是________。
A.不断电的情况下，信息不会自动消失B.信息在断电后仍能保持
C.信息必须在不断再生的帮助下才能保持D.信息不能随便修改
16．描述浮点操作速度的性能指标是________。
AIPCBCPICMIPSDMFLOPS
17．常用的磁盘中________。
A.外磁道容量大于内磁道容量B.各磁道容量相等
C.内磁道容量大于外磁道容量D.各磁道容量不等
18.堆栈是一种以______原则工作的存储器器或主存区域。
A只读B随机C先进后出D先进先出
19．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。
若要调整中断的响应顺序，可以利用_______。
A.中断嵌套B.中断向量C.中断响应D.中断屏蔽
20.中断有内部中断（异常）和外部中断之分，________属于外部中断。
A.键盘按键中断B.除法错中断C.溢出中断D.访问缺页中断
二.1.（）数字逻辑的触发器具有记忆过去状态、保存信息的能力。
2.（）浮点数的表示范围和精度取决于阶码采用的编码和尾数采用的编码。
3.（）CPU访问内存的时间和内存的容量相关，一般来说，内存容量越大，访问时间越长。
4.（）算术右移指令执行的操作是：
符号位不变，并顺次右移1位，最低位移至进位标志位。
5.（ ）总线特性中，时间特性定义了每一根总线上信号的传递方向及有效电平范围。
6.（ ）已知X<0且[X]原=X0.X1X2…Xn，则[X]补可通过“各位求反，末位加1”求得。
7.（ ）控制存储器的字长取决于微程序设计，与主存字长无关。
8.（ ）I/O控制方式中，程序中断方式以及通道方式主要由程序实现。
9.（ ）Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。
10.（ ）流水线中相关问题，主要包括资源相关、指令相关和控制相关。
三.1.在下列常用术语后面，写出相应的中文名称：
LRU________________________、DMA_______________________。
2.移码表示法主要用于表示___________数的阶码E。
3.若[X1]原=1110B，[X2]反=1110B，[X3]补=1110B，[X4]移=1110B，（均是单符号位，此处B代表二进制）则在X1，X2，X3，X4中最小的数是____________。
4.硬布线控制器中，时序信号采用________________三级体制；在微程序控制器中，一般采用________________二级体制。
5.若操作数的有效地址的地址在指令中，称为____________寻址，若操作数在寄存器中，称为___________寻址。
6.RISC的三个基本要素是：
一个有限的简单的指令集；CPU配备大量的通用寄存器；____________________。
7.输入/输出操作实现的CPU与I/O设备的数据传输实际上是CPU与____________________之间的数据传输。
四.1.什么是指令周期？
什么是机器周期？
什么是时钟周期？
三者之间的关系如何？
2.以可屏蔽中断为例，说明一次完整的中断过程主要包括哪些环节？
3.什么是计算机体系结构中的并行性？
有哪些提高并行性的基本技术方法？
4.主存储器的性能指标有哪些？
含义是什么？
五.1．如果一个C语言float型变量被赋予初值：
8.25，请以十六进制形式给出其在计算机内部的编码，要求写出转换过程。
注：
float型数据用IEEE754单精度浮点数格式表示。
2．已知某小型计算机字长为16位，其双操作数指令的格式如图所示：
其中OC为操作码，R为通用寄存器地址，试说明在下列各种情况下能访问的最大内存空间为多少机器字？
有效地址EA如何计算？
（1）D为直接操作数；
（2）D为直接内存地址；
（3）D为一级间接地址；
（4）D为变址寻址的形式地址，假定变址寄存器为R0，其中R0的字长为16位。
3．两个8位有符号整数，真值X＝01001110、Y＝－00010001，计算X＋Y。
请模仿8位处理器用补码进行运算，写出加法过程、给出结果真值，并指出是否溢出以及你采用的溢出判断的方法。
4．设某计算机的地址寄存器为16位，数据寄存器都是8位。
欲用16K×1的SRAM芯片构成该计算机的内存储器，请问：
①内存的最大容量为多少字？
②共需要多少SRAM芯片？
③片内寻址需要多少地址位？
④片选信号需要多少地址位？
⑤简单说明扩展方法。
2010级计算机组成原理A评分标准与参考答案
一、单选题（20个小题，共20分）
1C2A3D4B5D6B7B8A9C10A
11B12A13C14A15C16A17B18C19D20B
二、判断题（每题1分，共10分）
1．错误2.正确3.错误4.错误5.正确
6.正确7.正确8.错误9.正确10.错误
三、填空题（每空1分，共10分）
1．符号位S，真值e，偏移量
2.输入码，内码
3.8
4.顺序，跳跃
5.主状态周期—节拍电位—节拍脉冲，节拍电位—节拍脉冲
四、问答题（每题5分，共20分）
1．答：
时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。
从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。
从内存读出的数据流流向运算器（通用寄存器）。
2.答：
存储器的性能指标主要是存储容量.存储时间、存储周期和存储器带宽。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。
存储器带宽是指存储器在单位时间中的数据传输速率。
3.答：
0操作数的检查：
判知两个操作数是否有为0，如果为0，可得运算结果而没有必要再进行后续的一系列操作以节省运算时间。
比较阶码大小并完成对阶：
看两数的阶码是否相同，即小数点位置是否对齐。
只有阶码相同（小数点对齐），才能进行尾数求和；否则必须对阶。
尾数求和运算：
对阶完成才可以进行尾数求和运算。
结果规格化，包括舍入处理、溢出处理。
4.答：
外围设备的I/O控制方式分类及特点：
（1）程序查询方式：
CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单
（2）程序中断方式：
一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。
（3）直接内存访问（DMA）方式：
数据传输速度很高，传输速率仅受内存访问时间的限制。
需更多硬件，适用于内存和高速外设之间大批交换数据的场合。
（4）通道方式：
可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
（5）外围处理机方式：
通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。
五、应用题（每题10分，共40分）
1．解：
（1）[x]补=01101000B=68H
[y]补=B=D2H
[-y]补=00101110B=2EH，
（2）[x+y]补=[x]补+[y]补=[1]00111010B=[1]3AH
最高位和次高位均有进位，无溢出，故x+y=00111010B=3AH=58
（3）[x-y]补=[x]补+[-y]补=B=96H
最高位无进位、次高位有进位，有溢出，故上述结果不能再按照补码理解。
2．解：
E=DE=（PC）+DE=（Rx）+D
E=（R）E=（D）E=（Rb）+D
3．解：
（1）每道记录信息容量=12288字节
每个记录面信息容量=275×12288字节
共有4个记录面，所以磁盘存储器总容量为
4×275×12288字节=字节
（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）:
D1=12288字节/2πR1=17字节/mm
最低位密度D2按最大磁道半径R2计算
R2=R1+（275/5）=115+55=170mmD2=12288字节/2πR2=11.5字节/mm
（3）磁盘数据传输率r=3000/60=50周/秒N=12288字节（每道信息容量）
C=r×N=50×12288=614400字节/秒
（4）平均等待时间=1/2r=1/2×50=1/100秒=10毫秒
4．解答：
（1）页面大小为4KB＝212B，故页内地址12位。
虚拟地址空间大小为16MB＝224B，故虚地址共24位，低12位为页内地址，高24－12＝12位为虚页号。
主存地址空间大小为1MB＝220B，故实地址共20位，低12位为页内地址，高20－12＝8位为页框号（物理页号）。
（2）主存与Cache之间交换的块大小为32B＝25B，故cache行（块）内地址5位。
Cache共8行＝23行，故Cache大小为32×8＝256B＝28B。
Cache地址＝3位Cache行号+5位行内地址。
主存物理地址区数＝1MB/256B＝220/28＝212＝4096。
故物理地址分三个字段：
高12位为标记tag，中间3位为Cache行号，最低5位为行内地址。
（3）虚拟地址001C60H的低12位C60H为页内地址，高12位001H为虚页号。
查页表可知，虚页001H对应的有效位为1，故该页已调入主存，主存页号为04H，故主存地址为04C60H。
主存地址04C60H＝00000100110001100000b的低5位00000B为行内地址，中间3位011B为Cache行号，查Cache标记可知，第3行的有效位为1，但标记为105H，故该地址Cache不命中。
2010级计算机组成原理B评分标准与参考答案
一、单选题（每小题1分，20个小题，共20分）
1.C2.B3.C4.A5.B6.A7.A8.B9.C10.A11.D12.C13.C14.B15.C16.D17.B18.C19.D20.A
二、判断题（每题1分，共10分）
1．正确2.错误3.错误4.正确5.错误
6.错误7.正确8.错误9.正确10.错误
三、填空（每空1分，10个空，共10分）
1.最近最少使用、直接存储器访问
2．浮点
3.X1
4.主状态周期-节拍电位-节拍脉冲，节拍电位-节拍脉冲
5.间接、寄存器
6．强调对指令流水线的优化
7．I/O设备接口中的寄存器
四、简答题（每小题5分，共20分）
1．答：
指令周期是完成一条指令所需的时间。
包括取指令、分析指令和执行指令所需的全部时间。
机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。
时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。
一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
2．答：
（1）设备提出中断请求
（2）当一条指令执行结束时CP
升级会员 