南京理工大学电工电子综合实验II论文.docx
《南京理工大学电工电子综合实验II论文.docx》由会员分享，可在线阅读，更多相关《南京理工大学电工电子综合实验II论文.docx（18页珍藏版）》请在冰豆网上搜索。
南京理工大学电工电子综合实验II论文
南京理工大学
电工电子综合实验（Ⅱ）
数字计时器
2012-9-6
设计一数字计时器，要求包含的单元电路有：
信号源电路，计数、译码、显示电路，校分电路，任意时刻复位清零电路，整点报时电路。
目录
一.实验目的…………………………………………………………………………3
二.实验要求…………………………………………………………………………3
三.实验器材…………………………………………………………………………3
四.单元电路的设计过程及逻辑图
4.1信号源电路……………………………………………………………………4
4.2计时电路………………………………………………………………………4
4.3译码、显示电路………………………………………………………………5
4.4校分电路………………………………………………………………………6
4.5清零复位电路…………………………………………………………………7
4.6整点报时电路…………………………………………………………………8
五.计时器逻辑总图…………………………………………………………………9
六.电路安装、调试与改进意见
6.1安装……………………………………………………………………………10
6.2调试……………………………………………………………………………10
6.3改进意见………………………………………………………………………11
七.实验总结与体会…………………………………………………………………11
八.参考文献…………………………………………………………………………12
九.附录
9.1集成电路功能表及引脚图……………………………………………………12
一.实验目的
1.掌握常见集成电路的工作原理和使用方法。
2.学会单元电路的设计方法。
二.实验要求
设计实现00’00’’—59’59’’报时计时器。
（1）设计实现信号源电路；
（2）设计实现00’00’’—59’59’’计数，译码，显示单元电路
（
）;
（3）设计实现快速校分单元电路（K1，带防抖动电路，校分时秒不计数）;
（4）设计实现任意时刻复位单元电路（K2）;
（5）设计实现整点报时单元电路（59’53’’，59’55’’，59’57’’三低音
，59’59’’一高音
）;
（6）实现00’00’’—59’59’’报时计时器。
三.实验器材
元件清单：
NE555
一片
74LS74
一片
CD4040
一片
字屏
二块
CD4518
二片
0.047μF电容
一只
CD4511
四片
1KΩ电阻
一只
74LS00
三片
3KΩ电阻
一只
74LS20
一片
150Ω电阻
四只
74LS74
一片
表1
其他器材：
数字逻辑实验仪，万用表及工具，导线若干。
四.单元电路的设计过程及逻辑图
4.1信号源电路
设计过程：
用NE555器件构成一自激振荡器，电路如图4.1-1所示。
和
连在一起就构成一个施密特触发器，施密特触发器的输出端经积分回路到输入端，便得到多谐振荡器。
震荡周
期：
T=0.7（R1＋2R2）C=2.3×
s’;频率：
f=1/T=4342Hz;占空比：
Q=
=0.25.
将振荡器得到的信号用CD404012分频器进行分频，则
。
图4.1-1
逻辑电路图：
如图4.1-2.
图4.1-2
4.2计时电路
设计过程：
计时电路由两片CD4518实现，一片为分，一片为秒。
清零信号最后由清零电路统一提供。
秒的个位的CP端和分的个位的EN端都由校分电路提供信号。
根据计数特点，对于秒或分都如此，在1000时，个位向十位发一个高位信号，但十位不变化，在个位由1001变为0000时，又向十位发了低位信号，十位由0000变为0001，依次计数下去。
而由于十位到6时要进行清零，即在0110时进行清零，所以用Q1与Q2与非后再与清零信号与非送到Cr端。
个位清零可直接输入清零信号。
逻辑电路图：
从下至上依次为：
秒个位、秒十位、分个位、分十位。
接CD4511
接校分电路
接CD4511
接CD4511
接校分电路
接1Hz脉冲
接CD4511
接清零电路
图4.1-1
4.3译码、显示电路
设计过程：
CD4511作为四线—七段译码器，根据其功能表，为使其正常译码，灭灯输入端-BI、等测试输入端-LT接逻辑1，数据锁存端-EL接逻辑零；输入端的D、C、B、A分别同计数器的输出端
相连；输出端各端口分别与显示字屏各端口对应相接。
字屏为共阴显示屏，公共端接地，在之前加电阻以起到限流、保护字屏的作用。
逻辑电路图：
从下至上依次为：
秒个位、秒十位、分个位、分十位。
接CD4518
接CD4518
接CD4518
接CD4518
图4.3-1
4.4校分电路
设计过程：
校分信号是由CD4040分频得到的2Hz信号。
校分电路通过与非门实现。
正常计数时时开关打在“1”电平，下面的与非门被选通，上面的与非门被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，上面的与非门被选通，下面的与非门被封锁，校分信号送至分计数器的时钟端。
电路中开关防抖动的原理在于：
当开关在两种状态之间转换时，由于机械振动，在很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。
如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。
然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与抖动频率是很小的，也就是说在开关抖动过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。
接2Hz脉冲
接秒个位时钟端
逻辑电路图：
接2Hz脉冲
接秒十位进位端
图4.4-1
4.5清零复位电路
设计过程：
正常状态下，开关打在高电平，电路正常工作。
当需要清零时，打到低电平，Q端输出低电平，根据前面计时电路的电路图，可以分析出秒和分的十位得以清零。
输出高电平，直接输出到4518的Cr端。
根据CD4518的功能表当Cr端为高电平时，进行清零。
所以秒和分的个位得以清零。
此处开关同样采用防抖动电路，原理同4.4校分电路。
逻辑电路图：
接2Hz脉冲
秒、分十位清零端
秒、分个位清零端
图4.5-1
4.6整点报时电路
设计过程：
电路进行报时的过程，即在该时刻输出“1”，并以此作为触发信号，选通报时脉冲信号，进行报时。
设分十位为m8m7m6m5，分个位为m4m3m2m1，秒十位为s8s7s6s5秒个位为s4s3s2s1。
59’53’’时：
秒个位0011，秒十位0101，分个位1001，分十位0101；59’55’’时：
秒个位0101，秒十位0101，分个位1001，分十位0101；59’57’’时：
秒个位0111，秒十位0101，分个位1001，分十位0101；59’59’’时：
秒个位1001，秒十位0101，分个位1001，分十位0101。
对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。
秒个位的区别在s1为1时，s3，s2中有一个为1即发出500HZ的低声鸣响，在s4为1时发出1000HZ的高声鸣响。
因此，总结得出公式为：
F
，其中F为最后要传到扬声器中的信号,f3为500HZ信号，f4为1KZ的信号。
逻辑电路图：
2Hz脉冲
s7s1s5
1Hz脉冲
S4
S3
S2
m4m3m5m1
图4.6-1
五.计时器逻辑总图
六.电路安装、调试与改进意见
6.1安装：
进入实验室，首先清点元件。
开始安装后，要合理布局，尽可能使用短线连接，结合电路图，在面包板上先大致排好各集成电路的位置。
然后，从信号源开始连线，之后是校分、清零电路，再依次将代表秒个位、秒十位、分个位、分十位的CD4518、CD4511和字屏接好。
最后，接入整点报时电路。
整个接线过程中要做到耐心而细心，特别是报时电路中的与非门、与门的连接，看清导线两端所在的位置再接线。
安装过程分线路版块进行，要边连线边检测，及时发现并解决问题。
比如连好信号源电路后，就可将CD4040的
输出端接到灯上，看其闪烁频率是否与左下角的给定脉冲频率一致。
连线时也要确保没有短路、线头与面包板虚接触等情况的发生。
6.2调试：
即使边连线边检测，当线路全部连好后，还是不免会出现问题。
此时，应针对出现的情况，分析好可能出现问题的集成电路，细心进行复查，也要从原理上同时检查电路图的正确性。
我在整个电路连线过程中，依次出现了四个问题。
第一个问题是，四个字屏数字固定，完全不计时，从字屏的连线开始检查，最终发现是我误将每个CD4511的-LE接上了高电平，导致译码器处于锁存状态。
更改连线之后，字屏的四个七段数字中，只有秒个位有显示。
分析后，我认为是连接秒十位显示、译码、过程可能有错误，导致秒个位不能向其有效进位，其又不能向分个位有效进位。
核对电路发现，是我将秒十位CD4518Cr端前的一个与非门连接错误。
更改后，秒可以进行有效计时也可向分进行进位，但第三个问题又接踵而至。
通过拨动校分开关，检测分计数情况时发现，分个位可由0到9循环计数，但十位会出现不定时的跳变。
起初以为是分十位清零端的反馈信号连接错误，检验发现确实是B、C端（0110）经与非后反馈，无误。
再看是否CD4511和CD4518间连线出现问题，虚接或空中裸露导线短路，逐个排查后，问题还是没有解决。
此时，我突然想起来，以前每次数电实验前要对集成电路的功能表进行检测，可能是反馈信号的与非门被损坏了，换了一个与非门一试，问题迎刃而解。
最后连接的蜂鸣器，再应该报时的时间也毫无声响。
检验过蜂鸣器可以发声后，我从电路图入手，认真进行原理分析后发现图中将应该接到秒CD45183号引脚的线接到了6号引脚。
至此，计时器终于可以正常工作并完成所有功能要求了。
6.3改进意见：
CD4518用同步连接方式代替异步连接方式。
同步连接方式的优点是在完成同样功能的前提下，同步电路具有速度快，不容易产生竞争冒险的优点。
缺点是在数字钟电路中，同步电路比异步电路更复杂。
所以，在对时间精度要求不是很高而电路复杂度不能很高的电路中采用异步电路即可。
在对时间精度要求较高，要长时间运行的电路中要采用同步电路避免积累误差。
采用数据选择器简化报时电路。
在报时电路的设计过程中，所有功能都是用组合逻辑来实现。
使得电路中有较多的逻辑门。
使得电路的规模较大。
因此，考虑用数据选择器来实现报时的功能。
采用74151八位数据选择器课使电路得到简化。
七.实验总结与体会
整个实验可分为两个部分，一是设计并在实验室实现电路，二是运用multisim进行仿真以完成报告。
在第一部分中，让我有机会将上学期数电课中学到的知识运用于实践，对电路的每部分进行设计并汇总。
连线时，我充分体会到了合理布局、尽量使用短线的必要性。
面对相对较大的电路，合理布局使得连线简单易行；使用短线，充分利用面包板一些板格横纵等电位的特点，不仅减少了对超长导线的需求，也使得电路易于检查和修改。
良好的习惯，是成功的必要前提。
排除故障，完善电路是我再实验室学会的另一项技能。
根据出现的现象，分析各种可能的出错点及出错原因，逐一进行耐心排查，直至问题的解决。
我相信，自己分析故障并排除，也是一个合格的电子工程师必备的技能。
耐心与细心更是出色完成任何一项工作所不可缺少的品质。
在第二部分仿真实验中，我对multisim平台的使用更加熟练了。
从电工电子实验（Ⅰ）时基本器件的使用，到现在集成电路的运用，我在逐渐了解它的元件库。
整个电路连接完成，我发现过于密集，下次要选用更大的图纸。
此外，测试时，由于NE555定时器和CD4040分频器的存在，计算机需要大量的运算，导致仿真速度过慢。
在检查确定信号源无误后，我用四个频率的时钟电压源代替它，最终实现了仿真。
在下载到硬件前，先运用软件平台进行仿真，已经是一个必经的过程，通过本次实验，我又更多的了解了它。
最后，衷心感谢在整个实验过程中，老师给我的指导性意见，和同学们对我的多次帮助。
八.参考文献
《数字逻辑电路与系统设计》电子工业出版社蒋立平主编
《电子线路实践教程》科学出版社王建新姜萍编著
九.附录
9.1集成电路功能表及引脚图
NE555定时器
功能表：
（引脚4）
Vi1（引脚6）
Vi2（引脚2）
VO（引脚3）
0
×
×
0
1
>
Vcc
>
Vcc
0
1
<
Vcc
<
Vcc
1
1
<
Vcc
>
Vcc
不变
表9.1-1NE555逻辑功能表
引脚图：
图9.1-1NE555引脚布局图
CD4040分频器
功能说明：
CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。
引脚图：
图9.1-2CD4040引脚布局图
CD4518BCD码计数器
功能表：
输入
输出
CR
CP
EN
Q3
Q2
Q1
Q0
清零
1
×
×
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
×
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
×
保持
表9.1-3CD4518逻辑功能表
引脚图：
图9.1-3CD4518引脚布局图
CD4511四线—七段译码器
功能表：
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
×
×
×
×
×
×
1
1
1
1
1
1
1
8
灭零
1
0
×
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
×
×
×
×
显示LE=0→1时数据
译码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
0
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
0
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
0
1
1
1
9
表9.1-4CD4511逻辑功能表
引脚图：
图9.1-4CD4511引脚布局图
74LS00而输入端与非门
功能表：
输入
输出
B
A
Q
0
0
0
0
1
1
1
0
1
1
1
0
表9.1-574LS00逻辑功能表
引脚图：
图9.1-574LS00引脚布局图
74LS20四输入端与非门
功能表：
输入
输出
A
B
C
D
Q
0
X
X
X
1
X
0
X
X
1
X
X
0
X
1
X
X
X
0
1
1
1
1
1
0
表9.1-674LS20逻辑功能表
引脚图：
图9.1-674LS20引脚布局图
74LS21四输入端与门
功能表：
输入
输出
A
B
C
D
Q
0
X
X
X
0
X
0
X
X
0
X
X
0
X
0
X
X
X
0
0
1
1
1
1
1
表9.1-774LS21逻辑功能表
引脚图：
图9.1-774LS21引脚布局图
74LS74D触发器
功能表：
输入
输出
CP
D
Q
清零
X
0
1
X
0
1
置“1”
X
1
0
X
1
0
送“0”
↑
1
1
0
O
1
送“1”
↑
1
1
1
1
0
保持
O
1
1
X
保持
不允许
X
0
0
X
不确定
表9.1-874LS74逻辑功能表
引脚图：
图9.1-874LS74引脚布局图
共阴字屏
功能表：
显示字型
g
f
e
d
c
b
a
段码
0
0
1
1
1
1
1
1
3fh
1
0
0
0
0
1
1
0
06h
2
1
0
1
1
0
1
1
5bh
3
1
0
0
1
1
1
1
4fh
4
1
1
0
0
1
1
0
66h
5
1
1
0
1
1
0
1
6dh
6
1
1
1
1
1
0
1
7dh
7
0
0
0
0
1
1
1
07h
8
1
1
1
1
1
1
1
7fh
9
1
1
0
1
1
1
1
6fh
表9.1-9共阴极双字屏逻辑功能表
引脚图：
图9.1-9共阴极双字屏引脚布局图
升级会员 