数字电子技术试题集及答案.docx

上传人:b****4 文档编号:4791021 上传时间:2022-12-09 格式:DOCX 页数:62 大小:513.21KB
下载 相关 举报
数字电子技术试题集及答案.docx_第1页
第1页 / 共62页
数字电子技术试题集及答案.docx_第2页
第2页 / 共62页
数字电子技术试题集及答案.docx_第3页
第3页 / 共62页
数字电子技术试题集及答案.docx_第4页
第4页 / 共62页
数字电子技术试题集及答案.docx_第5页
第5页 / 共62页
点击查看更多>>
下载资源
资源描述

数字电子技术试题集及答案.docx

《数字电子技术试题集及答案.docx》由会员分享,可在线阅读,更多相关《数字电子技术试题集及答案.docx(62页珍藏版)》请在冰豆网上搜索。

数字电子技术试题集及答案.docx

数字电子技术试题集及答案

数字电子技术基础试卷试题答案汇总

数字电子技术基础试题

(二)

一、填空题:

(每空1分,共10分)

2.TTL与非门的多余输入端悬空时,相当于输入高电平。

3.下图所示电路中的最简逻辑表达式为。

AB

4.一个JK触发器有两个稳态,它可存储一位二进制数。

5.若将一个正弦波电压信号转换成同一频率的矩形波,应采用多谐振荡器电路。

6.常用逻辑门电路的真值表如表1所示,则F1、F2、F3分别属于何种常用逻辑门。

表1

A

B

F1

F2

F3

0

0

1

1

0

0

1

0

1

1

1

0

0

1

1

1

1

1

0

1

F1同或;F2与非门;F3或门。

二、选择题:

(选择一个正确答案填入括号内,每题3分,共30分)

1、在四变量卡诺图中,逻辑上不相邻的一组最小项为:

(D)

A、m1与m3B、m4与m6C、m5与m13D、m2与m8

2、L=AB+C的对偶式为:

(B)

A、A+BC;B、(A+B)C;C、A+B+C;D、ABC;

3、半加器和的输出端与输入端的逻辑关系是(D)

A、与非B、或非C、与或非D、异或

4、TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为A2A1A0=101时,输出:

为(B)。

A.0010000

5、属于组合逻辑电路的部件是(A)。

A、编码器B、寄存器C、触发器D、计数器

6.存储容量为8K×8位的ROM存储器,其地址线为(C)条。

A、8B、12C、13D、14

C)V。

A、1.28B、1.54C、1.45D、1.56

8、T触发器中,当T=1时,触发器实现(C)功能。

A、置1B、置0C、计数D、保持

9、指出下列电路中能够把串行数据变成并行数据的电路应该是(C)。

A、JK触发器B、3/8线译码器

C、移位寄存器D、十进制计数器

10、只能按地址读出信息,而不能写入信息的存储器为(B)。

A、RAMB、ROMC、PROMD、EPROM

三、将下列函数化简为最简与或表达式(本题10分)

1.

(代数法)

2、F2(A,B,C,D)=∑m(0,1,2,4,5,9)+∑d(7,8,10,11,12,13)(卡诺图法)

四、分析如下图所示电路,写出其真值表和最简表达式。

(10分)

五、试设计一个码检验电路,当输入的四位二进制数A、B、C、D为8421BCD码时,输出Y为1,否则Y为0。

(要求写出设计步骤并画电路图)(10分)

六、分析如图1所示电路的功能,写出驱动方程、状态方程,写出状态表或状态转换图,说明电路的类型,并判别是同步还是异步电路?

(10分)

图1

同步六进制计数器,状态转换图见图4。

图4

七、试说明如图2所示的用555定时器构成的电路功能,求出UT+、UT-和ΔUT,并画出其输出波形。

(10分)

图2

,波形如图5所示

图5

八、如图3所示的十进制集成计数器;

的为低电平有效的异步复位端,试将计数器用复位法接成八进制计数器,画出电路的全状态转换图。

(10分)

图3

八进制计数器电路如图6所示。

图6

数字电子技术基础试题

(二)参考答案

一、填空题:

• 高

• AB

• 两,一

• 多谐振荡器

• 同或,与非门,或门

二、选择题:

1.D2.B3.D4.B5.A

6.C7.C8.C9.C10.B

三、1.

2.

四、1.

2.

五、

六、同步六进制计数器,状态转换图见图4。

图4

七、

,波形如图5所示

图5

图6

八、八进制计数器电路如图6所示。

一、填空题(每空1分,共20分)

1、逻辑代数中3种基本运算是,,。

2、逻辑代数中三个基本运算规则,,。

3、逻辑函数的化简有,两种方法。

4、A+B+C=。

5、TTL与非门的uI≤UOFF时,与非门,输出,uI≥UON时,与非门,输出。

6、组合逻辑电路没有功能。

7、竞争冒险的判断方法,。

8、触发器它有稳态。

主从RS触发器的特性方程,

主从JK触发器的特性方程,D触发器的特性方程。

二、选择题(每题1分,共10分)

1、相同为“0”不同为“1”它的逻辑关系是()

A、或逻辑B、与逻辑C、异或逻辑

2、Y(A,B,C,)=∑m(0,1,2,3)逻辑函数的化简式()

A、Y=AB+BC+ABCB、Y=A+BC、Y=

3、

A、Y=

B、Y处于悬浮状态C、Y=

4、下列图中的逻辑关系正确的是()

A.Y=

B.Y=

C.Y=

5、下列说法正确的是()

A、主从JK触发器没有空翻现象B、JK之间有约束

C、主从JK触发器的特性方程是CP上升沿有效。

6、下列说法正确的是()

A、同步触发器没有空翻现象B、同步触发器能用于组成计数器、移位寄存器。

C、同步触发器不能用于组成计数器、移位寄存器。

7、下列说法是正确的是()

A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制

8、下列说法是正确的是()

A、施密特触发器的回差电压ΔU=UT+-UT-B、施密特触发器的回差电压越大,电路的抗干扰能力越弱C、施密特触发器的回差电压越小,电路的抗干扰能力越强

9、下列说法正确的是()

A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态

C、多谐振荡器有两个暂稳态

10、下列说法正确的是()

A、555定时器在工作时清零端应接高电平

B、555定时器在工作时清零端应接低电平

C、555定时器没有清零端

三、判断题(每题1分,共10分)

1、A+AB=A+B()

2、当输入9个信号时,需要3位的二进制代码输出。

()

3、单稳态触发器它有一个稳态和一个暂稳态。

()

4、施密特触发器有两个稳态。

()

5、多谐振荡器有两个稳态。

()

6、D/A转换器是将模拟量转换成数字量。

()

7、A/D转换器是将数字量转换成模拟量。

()

8、主从JK触发器在CP=1期间,存在一次性变化。

()

9、主从RS触发器在CP=1期间,R、S之间不存在约束。

()

10、所有的触发器都存在空翻现象。

()

四、化简逻辑函数(每题5分,共10分)

1、

2、Y(A,B,C,)=∑m(0,1,2,3,4,6,8,9,10,11,14)

五、画波形图(每题5分,共10分)

1、

2、

六、设计题(每题10分,共20分)

1、某车间有A、B、C、D四台发电机,今要求

(1)A必须开机

(2)其他三台电动机中至少有两台开机,如不满足上述要求,则指示灯熄灭。

试用与非门完成此电路。

2、试用CT74LS160的异步清零功能构成24进制的计数器。

七、数制转换(10分)

(156)10=()2=()8=()16

(111000.11)2=()10=()8

八、分析题(10分)

由555定时器组成的多谐振荡器。

已知VDD=12V、C=0.1μF、R1=15KΩ、R2=22KΩ。

试求:

(1)多谐振荡器的振荡频率。

(2)画出的uc和uo波形。

一、填空题

1、与运算、或运算、非运算。

2、代入规则、反演规则、对偶规则。

3、公式法、卡诺图法。

4、

=

5、关闭、高电平、开通、低电平。

6、记忆

7、代数方法、卡诺图法。

8、两个稳态、Qn+1=S+RQn

RS=0(约束条件)(CP下降沿)

(CP下降沿)

Qn+1=D(CP上升沿)

二、选择题

1、C2、C3、A4、A5、A

6、C7、A8、A9、C10、A

三、判断题

1、ⅹ2、ⅹ3、√4、√5、ⅹ

6、ⅹ7、ⅹ8、√

9、ⅹ10、ⅹ

四、化简逻辑函数

1、

2、

五、画波形图

1、

2、

六、设计题

1、

2、

七、数制转换

(156)10=()2=(234)8=(9C)16

(111000.11)2=(56.75)10=(70.6)8

八、分析题

T=0.7(R1+2R2)C=0.7×(15+2×22)×0.1=4.13s

数字电子技术基础试题

(一)

一、填空题:

(每空1分,共10分)

1.(30.25)10=()2=()16。

2.逻辑函数L=

+A+B+C+D=1。

3.三态门输出的三种状态分别为:

、和。

4.主从型JK触发器的特性方程

=。

5.用4个触发器可以存储位二进制数。

6.存储容量为4K×8位的RAM存储器,其地址线为12条、数据线为8条。

二、选择题:

(选择一个正确的答案填入括号内,每题3分,共30分)

1.设下图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:

(C)图。

2.下列几种TTL电路中,输出端可实现线与功能的电路是(D)。

A、或非门B、与非门C、异或门D、OC门

3.对CMOS与非门电路,其多余输入端正确的处理方法是(D)。

A、通过大电阻接地(>1.5KΩ)B、悬空C、通过小电阻接地(<1KΩ)

B、D、通过电阻接VCC

4.图2所示电路为由555定时器构成的(A)。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器

5.请判断以下哪个电路不是时序逻辑电路(C)。

A、计数器B、寄存器C、译码器D、触发器

6.下列几种A/D转换器中,转换速度最快的是(A)。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器

B、D、双积分A/D转换器

7.某电路的输入波形uI和输出波形uO如下图所示,则该电路为(C)。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器

8.要将方波脉冲的周期扩展10倍,可采用(C)。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器

B、D、10位D/A转换器

9、已知逻辑函数

与其相等的函数为(D)。

A、

B、

C、

D、

10、一个数据选择器的地址输入端有3个时,最多可以有(C)个数据信号输出。

A、4B、6C、8D、16

三、逻辑函数化简(每题5分,共10分)

1、用代数法化简为最简与或式

Y=A+

2、用卡诺图法化简为最简或与式

Y=

+

C

+A

D,约束条件:

A

C

+A

CD+AB=0

四、分析下列电路。

(每题6分,共12分)

1、写出如图1所示电路的真值表及最简逻辑表达式。

图1

2、写出如图2所示电路的最简逻辑表达式。

图2

五、判断如图3所示电路的逻辑功能。

若已知uB=-20V,设二极管为理想二极管,试根据uA输入波形,画出u0的输出波形(8分)

t

图3

六、用如图4所示的8选1数据选择器CT74LS151实现下列函数。

(8分)

Y(A,B,C,D)=Σm(1,5,6,7,9,11,12,13,14)

图4

七、用4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器,要求画出接线图和全状态转换图。

(CT74LS161如图5所示,其LD端为同步置数端,CR为异步复位端)。

(10分)

图5

八、电路如图6所示,试写出电路的激励方程,状态转移方程,求出Z1、Z2、Z3的输出逻辑表达式,并画出在CP脉冲作用下,Q0、Q1、Z1、Z2、Z3的输出波形。

(设Q0、Q1的初态为0。

)(12分)

数字电子技术基础试题

(一)参考答案

一、填空题:

1.(30.25)10=(11110.01)2=(1E.4)16。

2.1。

3.高电平、低电平和高阻态。

4.

5.四。

6.12、8

二、选择题:

1.C2.D3.D4.A5.C6.A7.C8.C9.D10.C

三、逻辑函数化简

1、Y=A+B

2、用卡诺图圈0的方法可得:

Y=(

+D)(A+

)(

+

四、1、

该电路为三变量判一致电路,当三个变量都相同时输出为1,否则输出为0。

2、B=1,Y=A,

B=0Y呈高阻态。

五、u0=uA·uB,输出波形u0如图10所示:

图10

六、如图11所示:

D

图11

七、接线如图12所示:

图12

全状态转换图如图13所示:

(a)

(b)

图13

八、

波形如图14所示:

《数字电子技术》试卷

姓名:

_________班级:

__________考号:

___________成绩:

____________

本试卷共6页,满分100分;考试时间:

90分钟;考试方式:

闭卷

题号

(1)

(2)

四(3)

四(4)

总分

得分

一、填空题(每空1分,共20分)

1. 有一数码10010011,作为自然二进制数时,它相当于十进制数(),作为8421BCD码时,它相当于十进制数()。

2.三态门电路的输出有高电平、低电平和()3种状态。

3.TTL与非门多余的输入端应接()。

4.TTL集成JK触发器正常工作时,其

端应接()电平。

5.已知某函数

,该函数的反函数

=()。

6.如果对键盘上108个符号进行二进制编码,则至少要()位二进制数码。

7.典型的TTL与非门电路使用的电路为电源电压为()V,其输出高电平为()V,输出低电平为()V,CMOS电路的电源电压为()V。

8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A2A1A0=110时,输出

应为()。

9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。

该ROM有()根地址线,有()根数据读出线。

10.两片中规模集成电路10进制计数器串联后,最大计数容量为()位。

11.下图所示电路中,Y1=

();Y2=();Y3=()。

12.某计数器的输出波形如图1所示,该计数器是()进制计数器。

13.驱动共阳极七段数码管的译码器的输出电平为()有效。

二、单项选择题(本大题共15小题,每小题2分,共30分)

(在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。

错选、多选或未选均无分。

1. 函数F(A,B,C)=AB+BC+AC的最小项表达式为()。

A.F(A,B,C)=∑m(0,2,4)B.(A,B,C)=∑m(3,5,6,7)

C.F(A,B,C)=∑m(0,2,3,4)D.F(A,B,C)=∑m(2,4,6,7)

2.8线—3线优先编码器的输入为I0—I7,当优先级别最高的I7有效时,其输出

的值是()。

A.111B.010C.000D.101

3.十六路数据选择器的地址输入(选择控制)端有()个。

A.16B.2C.4D.8

4.有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是()。

A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000

C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--0111

5.已知74LS138译码器的输入三个使能端(E1=1,E2A=E2B=0)时,地址码A2A1A0=011,则输出Y7~Y0是()。

A.B.C.D.

6.一只四输入端或非门,使其输出为1的输入变量取值组合有()种。

A.15         B.8C.7         D.1

7.随机存取存储器具有()功能。

A.读/写B.无读/写C.只读D.只写

8.N个触发器可以构成最大计数长度(进制数)为()的计数器。

A.NB.2NC.N2D.2N

9.某计数器的状态转换图如下,

其计数的容量为()

A.八B.五

C.四D.三

10.已知某触发的特性表如下(A、B为触发器的输入)其输出信号的逻辑表达式为()。

A

B

Qn+1

说明

0

0

Qn

保持

0

1

0

置0

1

0

1

置1

1

1

Qn

翻转

A.Qn+1=AB.

C.

D.Qn+1=B

11.有一个4位的D/A转换器,设它的满刻度输出电压为10V,当输入数字量为1101时,输出电压为()。

12.函数F=AB+BC,使F=1的输入ABC组合为(    )

A.ABC=000        B.ABC=010C.ABC=101        D.ABC=110

13.已知某电路的真值表如下,该电路的逻辑表达式为()。

A.

B.

C.

D.

A

B

C

Y

A

B

C

Y

0

0

0

0

1

0

0

0

0

0

1

1

1

0

1

1

0

1

0

0

1

1

0

1

0

1

1

1

1

1

1

1

14.四个触发器组成的环行计数器最多有()个有效状态。

A.4B.6C.8D.16

三、判断说明题(本大题共2小题,每小题5分,共10分)

(判断下列各题正误,正确的在题后括号内打“√”,错误的打“×”。

1、逻辑变量的取值,1比0大。

()

2、D/A转换器的位数越多,能够分辨的最小输出电压变化量就越小()。

3.八路数据分配器的地址输入(选择控制)端有8个。

()

4、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

()

5、利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态。

()

6.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。

()

7.约束项就是逻辑函数中不允许出现的变量取值组合,用卡诺图化简时,可将约束项当作1,也可当作0。

()

8.时序电路不含有记忆功能的器件。

()

9.计数器除了能对输入脉冲进行计数,还能作为分频器用。

()

10.优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.()

四、综合题(共30分)

1.对下列Z函数要求:

(1)列出真值表;

(2)用卡诺图化简;(3)画出化简后的逻辑图。

(8分)

Z=

BC=0

(1)真值表(2分)

(2)卡诺图化简(2分)

(3)表达式(2分)逻辑图(2分)

2.试用3线—8线译码器74LS138和门电路实现下列函数。

(8分)

Z(A、B、C)=AB+

C

3.74LS161是同步4位二进制加法计数器,其逻辑功能表如下,试分析下列电路是几进制计数器,并画出其状态图。

(8分)

74LS161逻辑功能表

CTP

CTT

CP

Q3Q2Q1Q0

0

1

1

1

1

×

0

1

1

1

×

×

0

×

1

×

×

×

0

1

×

×

×

0000

D3D2D1D0

Q3Q2Q1Q0

Q3Q2Q1Q0

加法计数

4.触发器电路如下图所示,试根据CP及输入波形画出输出端Q1、Q2的波形。

设各触发器的初始状态均为“0”(6分)。

《数字电子技术》A卷标准答案

一、填空题(每空1分,共20分)

1. 147,932.高阻

3.高电平或悬空4.高

5.

=

6.77.5,3.6,0.35,3—18

10.10011.Y1=AB;Y2=AB+AB;Y3=AB

13.514.低

二、选择题(共30分,每题2分)

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

A

C

C

A

C

A

A

D

B

C

A

D

C

D

B

三、判断题(每题2分,共20分)

1

2

3

4

5

6

7

8

9

10

×

×

×

×

四、综合题(共30分,每题10分)

1.解:

(1)真值表(2分)

(2)卡诺图化简(2分)

ABC

Z

000

0

001

1

010

1

011

×

100

1

101

1

110

0

111

×

(3)表达式(2分,(4)逻辑图(2分)

Z=

=A⊕B+C

BC=0

2.解:

Z(A、B、C)=AB+

C=AB(C+

)+

C(B+

=ABC+AB

+

BC+

C

=m1+m3+m6+m7

=

(4分)

(4分)

3.解:

1.当74LS161从0000开始顺序计数到1010时,与非门输出“0”,清零信号到来,异步清零。

(2分)

2.该电路构成同步十进制加法计数器。

(2分)

3.状态图(4分)

4.Q1、Q2的波形各3分。

《数字电子技术

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 求职职场 > 简历

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1