全加器实验报告.docx

全加器实验报告.docx

《全加器实验报告.docx》由会员分享，可在线阅读，更多相关《全加器实验报告.docx（5页珍藏版）》请在冰豆网上搜索。

全加器实验报告

全加器实验报告

深圳大学实验报告

实验课程名称：

数字电路与逻辑设计

实验项目名称：

全加器

学院：

信息工程学院

专业：

电子信息工程

报告人：

学号：

班级：

指导教师：

张志朋

实验时间：

实验报告提交时间：

一、实验目的

1.熟悉数据选择器功能并掌握常用的逻辑电路功能测试方法。

2.熟悉RXB-1B数字电路实验箱使用方法。

二、实验仪器及材料

1．RXB-1B数字电路实验箱

2．器件

74LS544路2-3-3-2输入与或非门

74LS2834位二进制超前进位全加器

74LS484线至七段译码器/驱动器（BCC输入，有上拉电阻）

共阴极七段显示数码管

三、实验内容

任务一：

74LS283功能测试

自行设计实验电路和记录表格。

输入端接数字电路实验箱的逻辑开关、输出端接数字电路实验箱的电平指示灯，观察输出结果Fn及进位CO4，并记录下来。

74LS283引脚排列图

任务二：

用74LS283设计一个代码转换电路，把四位余3码用十进制数在LED七段数码管上显示出来。

（一）设计方法提示

（1）通过余3码与8421BCC码对应关系（如下表所示）找出两种制之间的关系，从而得到码制变换电路。

8421BCC码到七段数码管的译码及驱动可采用74LS48，显示可用七段数码管。

（2）自行查找集成电路数据手册。

查到74LS48的功能和外引脚排列图。

（二）实验方法提示

按设计的电路连线，将余3码输入端d3、d2、d1、d0分别接到四个逻辑开关，按下表所列出的余3码设置四个逻辑开关的状态，记录七段数码管的数字，验证是否符合要求。

十进制数

8421码

余3码

0

0000

0011

1

0001

0100

2

0010

0101

3

0011

0110

4

0100

0111

5

0101

1000

6

0110

1001

7

0111

1010

8

1000

1011

9

1001

1100

四、实验设计

五、数据记录与处理

任务一：

CI0

A1

B1

A2

B2

A3

B3

A4

B4

F1

F2

F3

F4

CO4

任务二：

输入

输出

输入

输出

余3码

理论图形

实验图形

余3码

理论图形

实验图形

0011

1000

0100

1001

0101

1010

0110

1011

0111

1100

六、实验结论

指导教师批阅意见：

成绩评定：

指导教师签字：

年月日

备注：

注：

1、报告内的项目或内容设置，可根据实际情况加以调整和补充。

2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内

数据记录与处理

任务一：

CI0

A1

B1

A2

B2

A3

B3

A4

B4

F1

F2

F3

F4

CO4

任务二：

输入

输出

输入

输出

余3码

理论图形

实验图形

余3码

理论图形

实验图形

0011

1000

0100

1001

0101

1010

0110

1011

0111

1100